diff --git a/doc/20260904/Codex多角色项目推进总流程图-V0.15.html b/doc/20260904/Codex多角色项目推进总流程图-V0.15.html
index 50d6674..767042f 100644
--- a/doc/20260904/Codex多角色项目推进总流程图-V0.15.html
+++ b/doc/20260904/Codex多角色项目推进总流程图-V0.15.html
@@ -820,8 +820,8 @@
           <article class="node">
             <div class="index">05</div>
             <div class="stage"><h3>嵌入式软硬件实现</h3><span class="role">并行：嵌入式应用层 + 嵌入式底层 + 硬件</span></div>
-            <div class="work"><strong>嵌入式应用层、嵌入式底层和硬件依据已确认的方案设计基线、项目任务计划和角色分工并行实现、样机调试和自测。</strong>硬件在本阶段先形成并确认硬件设计包，再据此推进硬件实现；嵌入式底层将可消费版本交给嵌入式应用层合版，嵌入式应用层负责生成并提交唯一的最终固件版本；接口、任务或器件约束发生重大偏离时返回技术负责人和项目Hub确认。</div>
-            <div class="artifacts"><strong>正式成果</strong><span>硬件设计包<br>原理图、PCB、BOM、电源/信号/热设计</span><span>硬件实现资料<br>正式原理图源文件与 PDF、PCB 源文件<br>Gerber、钻孔、拼板、层叠/阻抗和工艺说明（如适用）<br>PCBA BOM、器件位置图、贴片坐标、极性、DNI/NC 信息<br>维修原理图、关键测试点和生产测试接口<br>板卡/样机/批次标识、BOM 和 ECO 版本<br>接口定义、板级调试和静态/测量证据<br>与底层、应用固件、配置和接口契约的版本关系<br>已知限制、风险、返修/回退和 supersedes</span><span>嵌入式底层实现资料<br>BSP/PSP、Bootloader、驱动、RTOS、HAL 和系统服务源码/输出引用<br>工具链、构建参数、输出路径和可复现说明<br>适配板卡、BOM/ECO、配置和接口契约版本<br>API/HAL、初始化、资源、时序、错误与恢复说明<br>硬件功能测试、自测、日志、波形/测量证据<br>专项测试固件（如适用，标明 TEST_UTILITY_ONLY）<br>应用层集成说明、Changelog、已知限制和风险</span><span>嵌入式应用层固件包<br>正式固件、升级固件<br>自测用例<br>分区表<br>MD5 值文件<br>Flash 烧写固件<br>zn_debug文件<br>Changelog<br>串口使能证书</span></div>
+            <div class="work"><strong>嵌入式应用层、嵌入式底层和硬件依据已确认的方案设计基线、项目任务计划和角色分工并行实现、样机调试和自测。</strong>硬件先取得并核对器件规格书和结构板框图，形成并确认硬件设计包后，再据此推进硬件实现；嵌入式底层将可消费版本交给嵌入式应用层合版，嵌入式应用层负责生成并提交唯一的最终固件版本；接口、任务或器件约束发生重大偏离时返回技术负责人和项目Hub确认。</div>
+            <div class="artifacts"><strong>正式成果</strong><span>硬件设计包<br>原理图<br>PCB 源文档<br>贴片资料（PCBA_BOM、器件位置图 PDF、贴片坐标）<br>接口定义</span><span>硬件实现资料<br>引用已确认的硬件设计包<br>正式原理图源文件与 PDF、PCB 源文件<br>Gerber、钻孔、拼板、层叠/阻抗和工艺说明（如适用）<br>PCBA_BOM、器件位置图 PDF、贴片坐标、极性、DNI/NC 信息<br>维修原理图、关键测试点和生产测试接口<br>板卡/样机/批次标识、BOM 和 ECO 版本<br>接口定义、板级调试和静态/测量证据<br>与底层、应用固件、配置和接口契约的版本关系<br>已知限制、风险、返修/回退和 supersedes</span><span>嵌入式底层实现资料<br>BSP/PSP、Bootloader、驱动、RTOS、HAL 和系统服务源码/输出引用<br>工具链、构建参数、输出路径和可复现说明<br>适配板卡、BOM/ECO、配置和接口契约版本<br>API/HAL、初始化、资源、时序、错误与恢复说明<br>硬件功能测试、自测、日志、波形/测量证据<br>专项测试固件（如适用，标明 TEST_UTILITY_ONLY）<br>应用层集成说明、Changelog、已知限制和风险</span><span>嵌入式应用层固件包<br>正式固件、升级固件<br>自测用例<br>分区表<br>MD5 值文件<br>Flash 烧写固件<br>zn_debug文件<br>Changelog<br>串口使能证书</span></div>
           </article>
           <div class="connector"><div class="gate">嵌入式底层提交可消费版本，嵌入式应用层合版并提交最终固件，技术负责人确认固件与硬件版本匹配</div></div>
 
@@ -953,8 +953,8 @@
             <tr><td>4 项目规划</td><td>角色分工</td><td>项目Hub</td><td>F4.1</td><td>F4.2 技术负责人确认；F4.3–F4.5 问题任务修订</td><td>F4.8 随正式任务分发；F5.1 实现责任输入</td></tr>
             <tr><td>4 项目规划</td><td>产品资料整合</td><td>项目Hub</td><td>F4.1</td><td>F4.2 技术负责人检查产品与方案输入引用</td><td>F4.8 按角色裁剪分发；F5.1 实现输入</td></tr>
             <tr><td>4 项目规划</td><td>项目状态内部记录</td><td>项目Hub</td><td>F4.1 初始执行记录</td><td>S.3–S.4 证据化纠正；E/X 流程更新</td><td>F4.8 初始执行快照；S.2 自动或按需分发</td></tr>
-            <tr><td>5 软硬件实现</td><td>硬件设计包</td><td>硬件</td><td>F5.2</td><td>F5.2 硬件负责人确认；F5.3 技术负责人及受影响角色确认；F5.7 冲突修订</td><td>F5.2 硬件实现依据；F5.3 定向分发；F8.3 归档</td></tr>
-            <tr><td>5 软硬件实现</td><td>硬件实现资料</td><td>硬件</td><td>F5.2</td><td>F5.7 冲突修订；F5.8–F5.10 版本匹配确认</td><td>F6.1 测试输入；F8.3 归档</td></tr>
+            <tr><td>5 软硬件实现</td><td>硬件设计包</td><td>硬件</td><td>F5.2（所需输入资料齐备后）</td><td>F5.2 硬件负责人确认；F5.3 技术负责人及受影响角色确认；F5.7 冲突修订</td><td>F5.2 硬件实现依据；F5.3 定向分发；F8.3 归档</td></tr>
+            <tr><td>5 软硬件实现</td><td>硬件实现资料</td><td>硬件</td><td>F5.2（硬件设计包确认后）</td><td>F5.7 冲突修订；F5.8–F5.10 版本匹配确认</td><td>F6.1 测试输入；F8.3 归档</td></tr>
             <tr><td>5 软硬件实现</td><td>嵌入式底层实现资料</td><td>嵌入式底层</td><td>F5.4</td><td>F5.5 交嵌入式应用层合版；F5.7/F5.10 确认版本关系</td><td>通过 F5.6 集成进统一固件；F8.3 提交归档资料</td></tr>
             <tr><td>5 软硬件实现</td><td>嵌入式应用层固件包</td><td>嵌入式应用层</td><td>F5.6 候选；F5.9 最终提测版</td><td>F5.7 冲突修订；F5.8–F5.10 技术负责人确认</td><td>F6.1 交测试；F6.8 回归版；F8.3 最终发布版</td></tr>
             <tr><td>6 测试验证</td><td>功能测试报告</td><td>测试</td><td>F6.2</td><td>F6.3–F6.9 缺陷/回归更新；F6.10 确认</td><td>F7.1 验收输入；F8.7 归档</td></tr>
@@ -1065,11 +1065,17 @@
 
 
         <section class="if-section" id="stage5">
-          <div class="if-section-head"><div class="if-section-no">05 / IMPLEMENT</div><div><h2>阶段 5：嵌入式软硬件实现信息流</h2><p>三条实现流依据阶段3方案设计基线和阶段4项目任务计划并行推进；硬件在本阶段先形成并确认硬件设计包，再据此实施；固件只有一条正式出口：嵌入式底层先提供可消费版本，嵌入式应用层完成合版并提交统一固件，项目Hub维护其与硬件版本的唯一映射。</p></div></div>
+          <div class="if-section-head"><div class="if-section-no">05 / IMPLEMENT</div><div><h2>阶段 5：嵌入式软硬件实现信息流</h2><p>三条实现流依据阶段3方案设计基线和阶段4项目任务计划并行推进；硬件先取得并核对器件规格书和结构板框图，形成并确认硬件设计包后再据此实施；固件只有一条正式出口：嵌入式底层先提供可消费版本，嵌入式应用层完成合版并提交统一固件，项目Hub维护其与硬件版本的唯一映射。</p></div></div>
           <div class="if-stage-summary"><div class="if-summary-card"><b>并行主责</b><span>嵌入式应用层、嵌入式底层、硬件</span></div><div class="if-summary-card"><b>核心成果</b><span>硬件设计包、硬件实现资料、嵌入式底层实现资料、嵌入式应用层提交的统一固件包</span></div><div class="if-summary-card"><b>门禁</b><span>嵌入式应用层提交最终固件，技术负责人确认固件与硬件版本匹配并可提测</span></div></div>
+          <div class="if-callout" style="margin-bottom:18px; font-size:14px">
+            <strong>F5.2 硬件资料要求</strong><br>
+            <b>资料需求：</b><br>1、外设器件和关键器件（主控、flash、sensor、复位按键、指示灯、WiFi模块、音频功放驱动芯片、IR-CUT驱动芯片、电机达林顿管驱动芯片）规格书。<br>2、结构板框图（包含主要器件位置和禁止限制区域）。<br>
+            <b>硬件设计资料（纳入硬件设计包）：</b><br>1、原理图。<br>2、PCB 源文档。<br>3、贴片资料（PCBA_BOM、器件位置图 PDF、贴片坐标）。<br>4、接口定义。<br>
+            <b>执行前提：</b>硬件先核对项目实际使用器件的规格书，以及结构板框图的来源、适用范围和版本。结构板框图在阶段 2 可选填，但进入 F5.2 前须补齐；资料缺失或冲突时，经项目Hub向对应资料责任角色补齐，不以假设替代输入，仅阻塞依赖这些资料的硬件任务。
+          </div>
           <div class="if-flow-board">
-            <div class="if-exchange"><div class="if-actor if-center">项目Hub</div><div class="if-arrow"><span class="if-flow-id">F5.1</span><strong>并行下发三类实现任务</strong><small>附方案设计基线、项目任务计划、角色分工、风险和任务边界</small></div><div class="if-actor if-app">嵌入式应用层 / 嵌入式底层 / 硬件</div></div>
-            <div class="if-exchange"><div class="if-actor if-hardware">硬件</div><div class="if-arrow"><span class="if-flow-id">F5.2</span><strong>提交硬件设计包及硬件实现资料</strong><small>先确认设计包，再推进实现；发布或 ECO 时更新对应版本</small></div><div class="if-actor if-center">项目Hub</div></div>
+            <div class="if-exchange"><div class="if-actor if-center">项目Hub</div><div class="if-arrow"><span class="if-flow-id">F5.1</span><strong>并行下发三类实现任务</strong><small>附方案设计基线、项目任务计划、角色分工、风险和任务边界；硬件另附器件规格书、结构板框图</small></div><div class="if-actor if-app">嵌入式应用层 / 嵌入式底层 / 硬件</div></div>
+            <div class="if-exchange"><div class="if-actor if-hardware">硬件</div><div class="if-arrow"><span class="if-flow-id">F5.2</span><strong>取得所需资料后提交硬件设计包及硬件实现资料</strong><small>器件规格书、结构板框图齐备后设计；设计包确认后形成实现资料</small></div><div class="if-actor if-center">项目Hub</div></div>
             <div class="if-exchange"><div class="if-actor if-center">项目Hub</div><div class="if-arrow"><span class="if-flow-id">F5.3</span><strong>定向分发硬件设计包、实现版本及约束变化</strong><small>设计包先完成技术及接口确认，后续只向受影响角色分发完整影响包</small></div><div class="if-actor if-low">技术负责人 / 嵌入式底层 / 嵌入式应用层 / 测试</div></div>
             <div class="if-exchange"><div class="if-actor if-low">嵌入式底层</div><div class="if-arrow"><span class="if-flow-id">F5.4</span><strong>提交可消费的底层实现包</strong><small>包含 BSP/PSP、Bootloader、驱动、RTOS、HAL，并绑定板卡、BOM/ECO、工具链、配置和契约版本</small></div><div class="if-actor if-center">项目Hub</div></div>
             <div class="if-exchange"><div class="if-actor if-center">项目Hub</div><div class="if-arrow"><span class="if-flow-id">F5.5</span><strong>将已登记的嵌入式底层版本交给嵌入式应用层合版</strong><small>测试不得直接将底层产物作为提测固件</small></div><div class="if-actor if-app">嵌入式应用层</div></div>
@@ -1080,8 +1086,8 @@
             <div class="if-exchange"><div class="if-actor if-tech">技术负责人</div><div class="if-arrow"><span class="if-flow-id">F5.10</span><strong>确认最终固件与硬件版本匹配并可提测</strong><small>板卡、BOM、统一固件及其应用/底层版本链完全匹配</small></div><div class="if-actor if-center">项目Hub</div></div>
           </div>
           <div class="if-table-wrap"><table><thead><tr><th>ID</th><th>触发条件</th><th>发送 → 接收</th><th>正式载荷</th><th>约束/确认</th><th>对阶段的影响</th></tr></thead><tbody>
-            <tr><td>F5.1</td><td>阶段 4 项目规划门禁通过。</td><td>项目Hub → 嵌入式应用层 / 嵌入式底层 / 硬件</td><td><b>待产出成果：</b>嵌入式应用层固件包、嵌入式底层实现资料、硬件设计包、硬件实现资料。<br><b>输入与任务：</b>阶段3已确认的必需成果及已提供的选填成果、阶段4 项目计划（项目任务计划）、角色分工、项目风险，以及任务、输出格式、依赖和期限。</td><td>三方必须使用相同契约和项目计划版本。</td><td>启动并行实现。</td></tr>
-            <tr><td>F5.2–5.3</td><td>硬件设计包形成或修订；后续发布样机、板卡、BOM 或 ECO。</td><td>硬件 → 项目Hub → 技术负责人 / 嵌入式底层 / 嵌入式应用层 / 测试</td><td><b>正式成果：</b>硬件设计包与硬件实现资料，分别登记版本。<br><b>设计包：</b>原理图、PCB、BOM、电源/信号/热设计，先由硬件负责人确认，再经项目Hub中继技术负责人及受影响角色完成技术与接口确认。<br><b>实现资料：</b>引用已确认的设计包；正式原理图源文件与 PDF、PCB 源文件；Gerber、钻孔、拼板、层叠/阻抗和工艺说明（如适用）；PCBA BOM、器件位置图、贴片坐标、极性、DNI/NC；维修原理图、关键测试点、接口和生产测试定义；`hardware_version`、原理图/PCB/BOM/ECO 修订号、板卡/样机/批次标识；板级调试、静态/测量证据；软件、配置和契约版本关系；限制、风险、返修/回退和 `supersedes`。</td><td>设计包确认前不得投板或以未确认设计推进样机制作；没有影响分析不得切换硬件版本；禁止使用“最新板”或“当前 BOM”替代明确版本组合。</td><td class="if-block">影响接口、底层或应用固件时阻塞受影响任务。</td></tr>
+            <tr><td>F5.1</td><td>阶段 4 项目规划门禁通过。</td><td>项目Hub → 嵌入式应用层 / 嵌入式底层 / 硬件</td><td><b>待产出成果：</b>嵌入式应用层固件包、嵌入式底层实现资料、硬件设计包、硬件实现资料。<br><b>输入与任务：</b>阶段3已确认的必需成果及已提供的选填成果、阶段4 项目计划（项目任务计划）、角色分工、项目风险，以及任务、输出格式、依赖和期限。<br><b>硬件额外输入：</b>F5.2 所列器件规格书和结构板框图。</td><td>三方必须使用相同契约和项目计划版本；硬件输入未齐时先补齐资料，不阻塞其他依赖已满足的任务。</td><td>依赖已满足的实现任务并行启动。</td></tr>
+            <tr><td>F5.2–5.3</td><td>硬件已取得并核对 F5.2 所列输入资料，形成或修订硬件设计包；后续发布样机、板卡、BOM 或 ECO。</td><td>硬件 → 项目Hub → 技术负责人 / 嵌入式底层 / 嵌入式应用层 / 测试</td><td><b>前置输入：</b>项目实际使用的外设器件和关键器件规格书、结构板框图（主要器件位置和禁止限制区域），具体清单见本阶段 F5.2 硬件资料要求。<br><b>正式成果：</b>硬件设计包与硬件实现资料，分别登记版本。<br><b>硬件设计资料（纳入硬件设计包）：</b>原理图；PCB 源文档；贴片资料（PCBA_BOM、器件位置图 PDF、贴片坐标）；接口定义。先由硬件负责人确认，再经项目Hub中继技术负责人及受影响角色完成技术与接口确认。<br><b>实现资料：</b>引用已确认的设计包；正式原理图源文件与 PDF、PCB 源文件；Gerber、钻孔、拼板、层叠/阻抗和工艺说明（如适用）；PCBA_BOM、器件位置图 PDF、贴片坐标、极性、DNI/NC；维修原理图、关键测试点、接口和生产测试定义；`hardware_version`、原理图/PCB/BOM/ECO 修订号、板卡/样机/批次标识；板级调试、静态/测量证据；软件、配置和契约版本关系；限制、风险、返修/回退和 `supersedes`。</td><td>所需输入资料未齐备或版本未核对时，先经项目Hub补齐，不得提交正式硬件设计包或硬件实现资料；设计包确认前不得投板或以未确认设计推进样机制作；没有影响分析不得切换硬件版本；禁止使用“最新板”或“当前 BOM”替代明确版本组合。</td><td class="if-block">输入缺失时阻塞相关硬件任务；影响接口、底层或应用固件时阻塞受影响任务。</td></tr>
             <tr><td>F5.4–5.5</td><td>嵌入式底层形成可消费版本。</td><td>嵌入式底层 → 项目Hub → 嵌入式应用层</td><td><b>正式成果：</b>嵌入式底层实现资料 当前版本。<br><b>提交内容：</b>BSP/PSP、Bootloader、驱动、RTOS、HAL、系统服务的源码/输出引用；工具链、构建参数、输出路径和可复现说明；适配板卡、BOM/ECO、配置和接口契约版本；API/HAL、初始化、资源、时序、错误与恢复说明；硬件功能测试、自测、日志、波形/测量证据；应用层集成说明、已知限制、风险和 `supersedes`。</td><td>必须声明适配板卡、BOM/ECO、配置和契约版本；专项测试固件须标明 TEST_UTILITY_ONLY；测试不得把底层产物直接作为提测固件。</td><td>项目Hub登记后允许嵌入式应用层合版。</td></tr>
             <tr><td>F5.6</td><td>嵌入式应用层收到已登记的嵌入式底层可消费版本。</td><td>嵌入式应用层 → 项目Hub</td><td><b>正式成果候选：</b>嵌入式应用层固件包。<br><b>提交内容：</b>正式/升级/烧写固件、自测用例、分区表、MD5、zn_debug文件、Changelog、串口使能证书，以及应用/底层/板卡/契约版本链。</td><td>必须形成可追溯的应用层+底层统一版本；禁止提交无法复现的单一二进制。</td><td>进入软硬件联调候选。</td></tr>
             <tr><td>F5.7</td><td>引脚、时序、资源、器件或协议冲突。</td><td>角色 → 项目Hub → 技术负责人</td><td><b>过程记录：</b>实现冲突记录。<br><b>关联成果：</b>受影响的 硬件设计包、硬件／底层／应用实现成果 和 接口契约；提交冲突、证据、版本、影响和建议。</td><td>项目Hub立即冻结受影响版本。</td><td class="if-block">等待技术裁决或契约新版本。</td></tr>
@@ -1246,7 +1252,7 @@
           "F4.7": ["artifact", "产品确认成果：项目计划 / 项目风险 / 项目状态内部记录"],
           "F4.8": ["artifact", "正式基线分发：项目计划 / 项目风险 / 角色分工 / 产品资料整合 + 状态快照；业务可同步计划与排期"],
           "F5.1": ["process", "输入：阶段3必需成果及已提供的选填成果 / 项目任务计划 / 角色分工 / 项目风险；待产出：硬件设计包 / 硬件实现资料 / 嵌入式底层实现资料 / 嵌入式应用层固件包"],
-          "F5.2": ["artifact", "先提交确认：硬件设计包；随后提交：硬件实现资料"],
+          "F5.2": ["artifact", "资料齐备后提交确认：硬件设计包；设计确认后提交：硬件实现资料"],
           "F5.3": ["process", "定向分发与确认：硬件设计包 / 硬件实现资料 / 软硬件接口契约"],
           "F5.4": ["artifact", "提交成果：嵌入式底层实现资料"],
           "F5.5": ["process", "分发：嵌入式底层实现资料 → 嵌入式应用层合版"],