内置 CV18 GPIO/PINOUT 资料目录

本 Skill 内置五份芯片 GPIO/PINOUT 设计表。对下表覆盖的芯片，用户只需提供项目原理图或 GPIO List，不再重复提供芯片 GPIO 设计文档。内置表说明芯片 Pad、封装脚号和 FMUX 能力，不能替代项目原理图上的真实连接、有效电平和板级用途。

自动选表

优先读取目标项目；目标尚未创建时读取已确认的同芯片参考项目：

python3 scripts/bsp/query_builtin_pinout.py \
  --project <EmxRes项目绝对路径> \
  --query <Pad、GPIO或FMUX功能> \
  --output <证据JSON>

脚本从 <项目>/buildEnvConfig.sh 唯一、静态的 EP_CHIP 选表，校验内置文件 SHA-256，自动找到唯一的“管脚信息表”，并返回封装脚号、Pad、IO 属性、FMUX 寄存器、默认值、复用列表和 Excel 行号。--query 可重复；GPIOA_7 与表中的 XGPIOA[7] 按同一 GPIO 查询。只有在还没有可读取项目时，才允许用已确认的精确芯片执行 --chip <芯片>；目录名永远不能代替 EP_CHIP。

`EP_CHIP` 范围	内置资料	目录 ID
`CV1810`、`CV1810C` 至 `CV1814C` 的 C/CA/CP/CPA 变体	`CV181xC_PINOUT_V0.1_CN.xlsx`	`cv181xc`
`CV1810H` 至 `CV1814H` 的 H/HA/HP/HPA 变体	`CV181xH__PINOUT_V0.1_CN.xlsx`	`cv181xh`
`CV1815J`、`CV1815JA`	`CV1815J__PINOUT_V0.1_CN.xlsx`	`cv1815j`
`CV184xC` 的 C/CA/CP/CPA 变体，如 `CV1841CP`、`CV1842CP`	`CV184xC__PINOUT_V13_CN.xlsx`	`cv184xc`
`CV184xH` 的 H/HA/HP/HPA 变体，如 `CV1842HP`、`CV1843HP`	`CV184xH__PINOUT_V13_CN.xlsx`	`cv184xh`

精确规则、版本和文件 hash 由 references/gpio-pinout/manifest.json 管理。CV1801B 等未列型号必须失败并报告“没有对应的内置 GPIO 设计表”；禁止用名称相近的表降级处理。

证据与门禁

把查询输出保存到目标项目 doc/bsp_adaptation/inputs/chip_pinout_lookup.json，并在 gpio_plan.json.source_evidence 中记录查询结果的内置文件路径、SHA-256、工作表名和 Excel 行号。
一个查询无匹配会使命令返回失败；先核对原理图标注和规范化名称，不能靠模糊匹配直接定案。--match contains 只用于探索候选，正式证据应回到精确 Pad、脚号或 FMUX 功能。
EP_CHIP 缺失、动态展开、重复冲突、无法唯一选表、hash 不一致或工作表结构改变时停止 GPIO 实施。
芯片型号匹配不等于封装匹配。仍须用表中的脚号/球位与原理图封装交叉核对；不一致时阻塞，不生成最终 GPIO 结论。

维护内置资料

更新或新增表格时，将原始 XLSX 放入 references/gpio-pinout/，同步修改 manifest.json 的匹配规则、资料版本和 SHA-256，并运行：

python3 scripts/bsp/test_query_builtin_pinout.py

不得在未更新 hash 和行为测试的情况下替换内置表格。

2.9 KiB Raw Blame History

内置 CV18 GPIO/PINOUT 资料目录

自动选表

证据与门禁

维护内置资料

2.9 KiB

Raw Blame History