diff --git a/README.md b/README.md index 954800a..d15be9f 100644 --- a/README.md +++ b/README.md @@ -9,8 +9,9 @@ - 设计开尔文采样，检查分流器旁路、晶体与去耦回路、参考地和温度传感器位置。 - 清理碎折、重复支路及意外信号闭环，分别验收线形、拓扑和原生 DRC。 - 区分设计目标、模型估算与实物验证，交付同一版本的工程、报告和剩余问题。 +- 核对 BOM 容差与实装范围、Gerber 层序及孔定义、位号图和贴片坐标的底面变换。 -入口见 [SKILL.md](SKILL.md)，另附五份专题参考及一份可复制的审核记录模板。4S/20 A BMS 的经验仅作为案例，不预设其他项目的电流、铜厚、板框或芯片。 +入口见 [SKILL.md](SKILL.md)，另附六份专题参考及一份可复制的审核记录模板。4S/20 A BMS 的经验仅作为案例，不预设其他项目的电流、铜厚、板框、芯片、容差或坐标原点。 ## 使用 diff --git a/SKILL.md b/SKILL.md index a2716c8..353fcb5 100644 --- a/SKILL.md +++ b/SKILL.md @@ -1,8 +1,8 @@ --- name: high-current-pcb-design -description: "设计、修改和审核大电流 PCB，适用于 BMS、功率开关、配电板及电源模块的载流路径、开尔文采样、保护控制、布局布线和温升验证。重点处理铜路细颈、并联过孔、采样参考地、启动默认状态、重复走线与制造交付；纯逻辑小信号板无需调用。" +description: "设计、修改和审核大电流 PCB，适用于 BMS、功率开关、配电板及电源模块的载流路径、开尔文采样、保护控制、布局布线和温升验证，以及同版 BOM、Gerber、位号图和贴片坐标交付；纯逻辑小信号板无需调用。" metadata: - version: "1.0.0" + version: "1.1.0" --- # 大电流 PCB 硬件设计 @@ -32,6 +32,7 @@ metadata: 4. **布局保护关键回路。** 同时考虑功率回路、Kelvin 采样、驱动回路、晶体/去耦和散热，普通信号不得侵占已经确认的敏感通道。 5. **线形与连接分别验收。** 优先直线和清楚的主干/分支，消除无意义碎折、重复支路和信号闭环；保留有依据的并联载流铜和地缝合结构。 6. **验证结论与证据对应。** ERC/DRC、拓扑、载流模型、热分析和样机测试分别报告。设计目标、模型估算与实测结果不能相互替代。 +7. **接口与交付联动。** 改引脚或针序时更新网络连接，清理弃用旧脚的网络残留，并同步核对说明、丝印与固件定义；按同版位号核对 BOM、坐标和装配图，明确裸焊盘、测试点、DNP 与备选装料。 ## 按阶段读取 @@ -41,6 +42,7 @@ metadata: | 载流、压降和热设计 | [完整电流路径](references/current-path.md) | 分段电阻/损耗、瓶颈、工艺输入及待验证项 | | 功能布局、Kelvin、晶体和走线整理 | [布局与布线](references/layout-routing.md) | 关键回路、实际路径及线形/参考地审核 | | 检查、样机与制造交付 | [验收与交付](references/acceptance.md) | 同版检查报告、实测计划、可编辑工程 | +| BOM、Gerber、位号图和贴片坐标 | [制造与装配资料](references/manufacturing-delivery.md) | 层定义、装料范围、坐标约定、实际导出回读与对账 | | 复用 BMS 经验或防止错误照搬 | [BMS 案例边界](references/bms-lessons.md) | 通用方法与案例参数的区别 | 可将 [审核记录模板](assets/review-record.md) 复制到项目中，仅填写当前阶段相关表项。它是结果模板，不是额外的审批流程。 diff --git a/agents/openai.yaml b/agents/openai.yaml index 0880c5a..638cb50 100644 --- a/agents/openai.yaml +++ b/agents/openai.yaml @@ -1,4 +1,4 @@ interface: display_name: "大电流 PCB 硬件设计" - short_description: "设计与审核大电流 PCB 的载流路径、开尔文采样、布线和温升验证" - default_prompt: "使用 $high-current-pcb-design，按当前项目要求设计或审核大电流 PCB，核对载流路径、开尔文采样、启动状态与布线，并报告验证证据和剩余问题。" + short_description: "设计与审核大电流 PCB 的载流、开尔文采样、默认状态及制造装配交付" + default_prompt: "使用 $high-current-pcb-design，按当前项目要求设计、审核或交付大电流 PCB，核对载流路径、开尔文采样、启动状态及同版制造装配资料，并报告验证证据和剩余问题。" diff --git a/assets/review-record.md b/assets/review-record.md index dafd1f2..0176e83 100644 --- a/assets/review-record.md +++ b/assets/review-record.md @@ -39,6 +39,7 @@ |---|---|---|---|---| | 电源域、保护真值关系和启动默认状态 | | | | | | SCH/PCB 逐脚、接口针序及丝印 | | | | | +| 改脚后的新旧端点网络、弃用脚残留与注释 | | | | | | 最终覆铜、原生 ERC/DRC 与忽略项 | | | | | | 完整功率路径、局部细颈与有效换层孔 | | | | | | Kelvin 端点链及分流器旁路 | | | | | @@ -49,6 +50,20 @@ | 保护阈值/延时、采样校准和通信 | | | | | | 制造/装配资料与工程版本一致性 | | | | | +## 制造与装配输出（按本次范围填写） + +| 文件/对象 | 来源版本与导出约定 | 回读/对账结果 | 排除项或差异原因 | 状态 | +|---|---|---|---|---| +| BOM 分组、精度规则及区间边界 | | | | | +| 默认实装、DNP、裸焊盘/测试点/机械件 | | | | | +| Gerber 板号、L1～Ln映射和有效层 | | | | | +| PTH/NPTH、原点、单位、孔位/孔径/孔数 | | | | | +| 制板丝印位号排除、板号及功能文字 | | | | | +| 坐标原点/轴方向、精度、角度、底面变换 | | | | | +| PDF 视图方向、1脚、逐面位号及渲染 | | | | | +| BOM/坐标/位号图逐位号对账 | | | | | +| 压缩包完整性、索引引用和源文件不变性 | | | | | + ## 样机验证 | 项目 | 工况/仪器/持续时间 | 预先定义的通过准则 | 实测与证据 | 状态 | diff --git a/references/acceptance.md b/references/acceptance.md index fcc366a..378c1f9 100644 --- a/references/acceptance.md +++ b/references/acceptance.md @@ -45,4 +45,6 @@ 制造输出应对应同一已审查版本，核对 Gerber、PTH/NPTH 钻孔、层叠工艺、阻焊/钢网和装配资料；适用时独立 CAM 回读。用户只要审核稿时不自动发布生产包。已有明确授权覆盖下一阶段时无需重复确认。 +具体导出及对账按 [制造与装配资料](manufacturing-delivery.md) 执行。只改文件命名、表格样式或采购容差时，说明设计文件是否同步修改；不能把派生资料的补充描述成已经写回原理图。源文件及规则哈希相同时可以沿用对应设计检查，并明确沿用范围；本次仍需验证实际交付文件、装料集合和坐标/层映射。 + 打包后验证目录完整、CRC 及文件清单/哈希，确认规则和库随包提供。最终列出已通过、未通过、未验证、不适用及后续动作，不使用笼统的“全部通过”覆盖未解决项。 diff --git a/references/bms-lessons.md b/references/bms-lessons.md index eec10a6..6cddb6d 100644 --- a/references/bms-lessons.md +++ b/references/bms-lessons.md @@ -12,9 +12,46 @@ | RSP/RSN 开尔文路径需要单独保护 | 分流器专用采样端到滤波/AFE 形成明确端点链 | 不能只检查两网连通或取点离电阻很近 | | 后增 3225 晶体与两个 18 pF 电容 | 提前布局晶体单元并审核参考地和内外负载电容 | 18 pF 不直接等于晶体 CL，也不保证起振/频偏 | | 反复发现碎折、同网多路径及回路 | DRC 外单列线形和实际铜接触拓扑验收 | 不能把所有并联功率铜、地网格都当冗余删除 | +| 内层功率铜区被辅助信号和过孔切窄 | 先留载流通道和换层入口，再安排辅助信号；覆铜后测最窄截面 | 不能认为四层都有铜就自然满足载流余量 | +| 导出 BOM 时存在裸焊盘、测试点和默认0Ω配置 | 逐位号核对实际装料，区分采购、坐标和机械对象 | `in_bom`开启或封装名含电感不自动证明应采购实体器件/电感 | +| Gerber要求统一板号、铜层顺序及钻孔同目录 | 文件名和说明同时标注物理层序，回读验证映射与加工数据 | 文件名好看或可解析不等于已在CAM350实测打开 | +| 底面位号图镜像、坐标表保留原生底面X | 分别声明观察方向、坐标轴和旋转角，逐位号验证变换 | 不能看到底视图镜像就再次取反坐标或旋转角 | 本项目把 20 A 增加 50% 作为相关铜路/焊盘的 30 A 设计目标。通孔焊盘和主功率过孔的几何与连接经过审核；这不构成 30 A 载流能力的实测证明。 -最终 N8 整理将走线对象从 1385 段减少到 1007 段，其中包括删除被铜面覆盖的冗余对象。该数据说明绘图与拓扑清理，不能表示全部信号长度或损耗同比下降。 +## 本案例的最终配置摘录 -N8 记录在原有规则下 DRC 为 0 违规、0 未连接，原理图与 PCB 逐脚一致；同时仍记录了晶体线下参考地缺口，且连续温升、保护动作、晶体稳定性和固件尚未完成实物验证。案例结论停留在设计审核阶段，不应将其宣传为量产验证方案。 +以下参数只用于解释这次复盘和避免前后版本混淆，不是新项目的默认原理图或采购规则。 + +| 功能 | 案例最终定义 | +|---|---| +| AFE / 高边驱动 / MCU | CW1573DLCS / CW1005BAAT / CH592X | +| MCU参考地 | P−；分流器保持B−与P−之间规定的连接关系 | +| 中断 / 放电控制 / 外部开关 | PA7 / PB13（默认下拉）/ PB12 | +| BOOT与预留测试点 | PB22经10kΩ上拉，经100Ω到下载口；PB10/PB11留测试点 | +| 对外串口 | PB4/RX0、PB7/TX0；J2从1到5为RX、TX、P−、SW_IN、P− | +| J5下载焊盘 | 3.3V、PA8、PA9、BOOT、P−；3.3V为板载参考，不能无条件并接下载器供电 | +| 板上NTC | PA4、PA5检测；NTC及对应精密电阻保留已指定规格 | +| MCU供电 | B+经独立SGM2203C-3.3 LDO，20mA为当时设计预算 | +| 内部供电模式 | VSW经L1接VDCIA/VDCID；默认L1实装0805/0Ω，C41为1µF，固件关闭内部DC-DC；10µH与4.7µF为配套备选 | +| 晶体 | 32MHz/3225、两颗18pF/50V/±5% C0G；内部负载设置与寄生仍需起振/频偏实测确认 | + +器件字段、网表和注释的检查范围不同。例如改用PB13控制放电后，电源页曾保留“PB22/DCTL”的旧文字；此类陈旧说明不由网表一致性检查自动发现。复用前需按最终接口定义清理，不把案例文字当已验证接法。 + +## BOM与装配资料实例 + +本次用户确认的采购容差为：电容大于10nF用±20%，1nF～10nF（含10nF）用±10%，pF级用±5%（本例为18pF，按容量归一化判断，不按单位后缀分类）；普通电阻用±5%，原有明确的±1%及指定型号要求保留。0Ω为跳线，不能把“0Ω±5%”当有效最大阻值要求。这些规则只补入本次BOM，未改写原理图；功率、介质等缺项仍保留待定。 + +N14原理图/PCB统计有131个封装。排除8个测试点、4个安装孔和J3/J4/J5三个裸焊盘封装后，实际装配116个器件；顶面56个、底面60个。BOM分组为46项电子物料，裸PCB另列1项。数量相等还需逐位号核对，不能仅以差减结果判定没有错漏。 + +Gerber以当前板号为前缀，按01/L1顶铜、02/L2内层1、03/L3内层2、04/L4底铜命名，其余文件标注用途；顶底钢网有有效开口，保留供贴片使用。11个Gerber层和2个钻孔文件放在同一目录，PTH/NPTH分别为361孔/4孔。丝印排除位号，独立装配PDF标出位号与1脚。上述数量和层选择均只对应这版PCB。 + +坐标Excel使用原生KiCad全局原点，mm、X向右/Y向上，底面X不取反；板框范围X=100～170、Y=−130～−100，负Y不代表错误。PDF底面从板底观察，水平镜像但文字可读。这个实例说明需要明确两份资料的变换关系，并不要求其他工程使用同一原点或负坐标。 + +## 验证阶段边界 + +N8阶段曾将走线对象从1385段整理为1007段，其中包括删除被铜面覆盖的冗余对象；这些是历史清理统计，不能表示全部信号长度或损耗同比下降，也不能代替后续版本检查。 + +后续N14记录在既有规则下0条DRC违规、0条未连接和0条原理图差异，同时保留6类既有忽略设置。制造资料完成独立格式回读、钻孔逐项核对、装配位号/坐标/BOM对账及视觉检查；没有启动CAM350 GUI验证。旧报告的晶体参考地疑点也不能仅因命名、BOM或制造导出完成而宣布解决。 + +连续载流温升、保护动作、电流/电压校准、均衡温升、静态功耗、晶体表现和固件仍需样机测试。该案例已输出制造资料，证据范围仍不构成量产或硬件性能验收。 diff --git a/references/circuit-domains.md b/references/circuit-domains.md index 8ec5266..fe5e4ca 100644 --- a/references/circuit-domains.md +++ b/references/circuit-domains.md @@ -39,10 +39,16 @@ LDO 与 DC-DC 按电压范围、负载、待机、热预算、纹波/噪声和 维护一份接口表：连接器/针号、板端信号方向、MCU 物理脚和复用功能、网络名、参考地、电平、默认状态、丝印、固件依赖。针序采用明确的板视图/配合面方向，不能混用线端和板端视角。 +优先在 PCB 布局前确认这张表。后续更改引脚或网络名时，用它追踪符号引脚、封装焊盘、网络、页内/跨页注释、接口定义、丝印和固件配置；搜索旧定义并逐项判断是否仍适用。网表一致性检查不校验说明文字或固件，不能据此宣称这些内容也已同步。 + +迁移信号时，按最新功能定义更新新管脚的实际连接及网络名，不能只改引脚旁的文字。旧管脚若不再使用，删除该脚上残留的连线、网络标签和对应 PCB 支线；按器件资料确认其可悬空后标记未连接，必须保留的固定电平或专用功能按资料处理。旧管脚若另作他用，则更新为新用途。只清理迁移涉及的旧端点，不全局删除仍由其他器件使用的同名网络。重新导出网表核对新、旧管脚的网络归属，并与 PCB 实际连接交叉检查，避免一个控制信号仍误接在两个脚上。 + 修改 UART 或烧录针序时，检查芯片到接口的串联电阻、保护器件、测试点、丝印、线束和说明。机械开关、NTC、UART 即使同在一个连接器，也分别标注用途和额定值。 原理图按功能单元排列，关键外围直接连线，跨页信号与公共电源使用有意义的标签。标明 DNP/预留选装和 BOM 条件。接地符号应查实际网名及端点，不能凭图形相似判断。 +内部稳压器/开关电源的可选配置应成套记录：默认工作模式、串联电感或 0Ω、配套电容、不可空贴的位置及固件使能。封装名称含电感或备选值，不代表默认 BOM 必须采购电感；符号值、注释与装料表冲突时先定位来源，不能自行拼出混合配置。 + 电量上报应区分电流测量、库仑累计和 SOC 估算。依据具体 AFE/计量芯片确认计量能力；算法还需说明校准、容量、温度、初始状态和漂移处理，不能由“有电流 ADC”推断“已实现准确电量”。 均衡按电芯电压上限、阻值容差和控制占空核算耗散，验证开关路径与电芯输入滤波接法；温度传感器的位置由要保护的电芯或板上热源决定。 diff --git a/references/layout-routing.md b/references/layout-routing.md index f8ddb3c..457406d 100644 --- a/references/layout-routing.md +++ b/references/layout-routing.md @@ -8,6 +8,8 @@ 布局时同步预留 Kelvin 通道、驱动栅极回路、MCU 晶体/去耦、电源滤波及通信出口。先解决这些回路，再布普通信号；局部优化检查是否把另一条关键回路挤长或割断参考地。 +多层功率板先标出各层的载流通道、换层入口和局部最窄截面，再安排控制电源、门极和温度检测等辅助信号。辅助信号及其过孔尽量沿控制区或载流通道边缘组织；不能为让某条小信号更短，把主要铜区贯穿割断。移开过孔、合并或加宽铜区后，重新覆铜核对每层实际连通区和最窄截面，并确认驱动、采样和参考地仍满足要求。 + ## 开尔文取样 1. 按分流器资料确认两个载流端和两个采样端。四端器件从专用 sense 焊盘出线；两端器件从厂家规定的校准/取样位置引出，不能把固定的“内侧中心”套用于所有封装。 diff --git a/references/manufacturing-delivery.md b/references/manufacturing-delivery.md new file mode 100644 index 0000000..70c8f89 --- /dev/null +++ b/references/manufacturing-delivery.md @@ -0,0 +1,59 @@ +# 制造与装配资料 + +用于同版 BOM、Gerber、位号图和贴片坐标导出。沿用当前工程的板号、版本、命名和已获授权的交付范围；示例不规定所有项目的板层数、原点或格式。 + +## 导出基准 + +记录原理图、PCB、规则和必要本地库的版本/哈希。设计改动已完成的 ERC/DRC、未连接及网表一致性报告，要能对应本次源文件；保留忽略规则和未验证项。只读导出前后检查源文件不变，导出工具可能保存或覆铜时使用副本。 + +制造文件从准确的最终 PCB 生成；器件规格从原理图、器件字段和已确认的装料配置提取，PCB 提供实际封装、位置、角度和板面。模板只决定列名、顺序和排版，不能带入模板工程的料号、耐压、精度或工艺参数。 + +## BOM 与装料范围 + +1. 先保留逐位号清单，再按实际规格、封装、额定值和装料状态合并。相同标称值而耐压、精度、功率、介质或确定料号不同的器件，不直接合并；未定义的字段不擅自用其他行补齐。 +2. 每行用量必须等于其位号数量；检查位号唯一性和覆盖范围。区分电子器件、裸 PCB、线束/外置传感器与备料损耗，不把 PCB 封装总数当采购器件数。 +3. 同时检查 `in_bom`、`on_board`、DNP、贴片坐标排除属性和实际装配用途。裸焊线孔、烧录焊盘、测试焊盘、安装孔或电源标志可能仍有位号，甚至误开 BOM 标志；按已确认用途分类，记录排除原因，不能静默删除。 +4. 电感/0Ω、不同电容及固件模式等选装组合，应明确本次默认实装；备选项单独说明，不能同时计入实际用量，也不能把不可空贴的跳线当 DNP。 +5. 原理图注释若明确了器件完整型号，可补入 BOM 并注明来源；字段与注释冲突时先核对，不以一方覆盖另一方。未确定参数保留待定，不能为填满表格编造厂商或订货号。 + +用户补充容差规则时，写成不重叠的区间并注明边界。例如“10nF以上20%，1nF～10nF为10%”存在边界重叠，应明确 10nF 归属后应用；已确认的边界不用重复询问。先统一容量单位再划区间，例如 1000pF=1nF、0.01µF=10nF，不能仅按字段单位后缀判断“pF级”。普通器件默认精度与原有特殊精度分开，不能放宽明确的精密采样、分压或温度检测要求。0Ω 跳线按最大阻值、额定电流等规格核对，不机械套用相对百分比。 + +仅更新 BOM 时记录规则来源及日期、保留原工程身份；若同时修改原理图器件字段，需重新导出并核对对应版本。Excel 数量应为数值，位号完整可读；导出后回读数据、合计、格式及文件完整性。 + +## Gerber、钻孔与层序 + +- 文件统一采用当前板号前缀，物理铜层从顶到底明确标注 L1～Ln，并用排序编号保持顺序。四层示例：`<板号>_01_L1_Top_Copper.gtl`、`_02_L2_Inner1_Copper.g1`、`_03_L3_Inner2_Copper.g2`、`_04_L4_Bottom_Copper.gbl`。后缀和 L 编号均须对应实际 EDA 层，不能凭文件排序推断内层映射。 +- 阻焊、丝印、板框、钢网和钻孔标注用途及板面；辅助文件的排序号不代表新增物理铜层。按照制板/钢网/装配用途选择有效层，不输出无关辅助层，也不能把存在有效焊膏开口的钢网层一概称为无用层。 +- PTH、NPTH 保留电镀属性，按约定同目录交付；钻孔与 Gerber 的单位、原点和镜像设置一致。不要为了“钻孔放在一起”而合并电镀与非电镀定义。 +- 用户要求制板丝印不含位号时，实际关闭位号绘制，并检查自由文字或变量引用是否仍带出位号；保留获准的板号、日期和接口功能文字。位号图独立输出，不为出图改变原 PCB 丝印。 +- 对旧 CAM 兼容要求，按目标软件能力选择格式；必要时使用不含 X2/复杂宏的 RS-274X、明确坐标精度及常用层后缀。ASCII 文件名配中文层定义说明是一种兼容选择，不是所有工具的强制要求。 + +独立回读实际导出文件，检查有效对象、层映射、板框闭合及中心线尺寸，逐项核对孔位、孔径、孔数和电镀属性。板框绘图线宽可能使图形外包大于机械尺寸，制造说明须采用正确口径。成功解析不等于已经在指定 CAM 软件中打开；若未实际运行该软件，明确验证工具与边界。 + +重命名后更新文件清单和层定义；若交付 job/索引文件，也同步更新其引用，避免残留旧文件名。只重命名或按相同参数重导时，可比较实际绘图/钻孔指令与已验证输出；仅忽略时间、注释等非加工字段，不能忽略坐标或属性差异。 + +## 贴片坐标与位号图 + +从同一最终 PCB 用原生工具提取位号、值/型号、封装、X、Y、旋转角和板面，再转换为 Excel。坐标及角度存为数值，保留原生精度；确认 DNP、测试点、裸焊盘和机械件的排除范围。对通孔或特殊工艺器件单独分类，不能强制所有 BOM 器件都进入 SMT 坐标。 + +坐标表至少注明： + +| 项目 | 必须明确的内容 | +|---|---| +| 原点与单位 | 全局、辅助或板局部原点，原点位置、单位与轴正方向 | +| 板面 | TOP/BOTTOM 与 EDA 层的对应 | +| 底面变换 | X 是否取反、是否镜像；若使用局部原点，记录完整变换 | +| 旋转角 | 原生工具的零度及符号约定，是否归一化或转为设备规则 | +| 放置基准 | 封装放置原点、几何中心或已校正吸取点；不可把它们混称中心 | + +没有机台规则时保留有明确说明的原生角度，不凭外观统一取负、加180°或猜测料带方向。负坐标本身不表示错误。坐标如需转换，保存公式并对所有位号逐项验证，不能用四舍五入或绝对值隐藏符号问题。 + +位号 PDF 分别注明顶视/底视或透视方向。底面为实际底视镜像时，让文字保持可读，并注明它与坐标表底面 X/角度是否采用相同变换。绘图优先使用原生封装轮廓、实际焊盘和位置，标识1脚；编号1不自动等于正极或阴极。若简化展示内容，应写清范围，不能用装配示意图替代电气检查。 + +密集区域可放大、分区或移动位号加引线；文字不重叠、不截字，连接到正确器件。按合适纸张和打印比例输出，渲染每页检查；逐面核对实际装配位号覆盖及1脚/方向。视图镜像不能反向修改坐标表。 + +## 交付对账 + +对 BOM 实装集合、SMT 坐标集合、位号图各面集合与源 PCB 建立逐位号对账。差集应能由通孔装配、机械件、裸焊盘或明确的选装状态解释，不能只比较总数量。核对每个坐标、角度、板面及数量，检查无重复、遗漏或混入旧版本。 + +打包后检查文件名、层/面定义、目录结构、CRC和哈希；实际解读压缩包里的内容。只交付用户需要的最终文件，把临时 CSV、绘图中间件和内部验证日志保留在工作目录。记录已执行的回读、数据核对和视觉检查；这些检查不代表样机载流、温升或保护功能已通过。