Publish reusable KiCad hardware development skill

references/routing-validation.md

@@ -0,0 +1,39 @@
+# 布线与电气验收
+
+## 输入和约束
+
+从已获授权的有效布局开始，核对配套工程规则、实际焊盘、制造能力、层/过孔约束与网络类别。层叠、阻抗和长度目标取自本项目依据；没有板厂叠层数据时不能用固定线宽宣称阻抗达标。
+
+路由前区分机械硬禁区、噪声敏感通道避让区、参考地保护区及其层/网络适用范围。噪声区对经过的敏感线有约束，不应无差别封死该电源、晶振或音频电路自身的必要连接；机械硬禁区不能这样豁免。多条网络被同一区域拒绝时先检查规则作用范围。
+
+## 候选与失败处理
+
+优先解决关键引脚扇出、高速通道、电源主干及回流，再组织普通信号；顺序按实际拥塞调整。记录实际运行参数，不采用会暗中降低已指定线宽/间距的默认降级方式。前后比较 `.kicad_pro`/`.kicad_dru`，路由完成不等于规则未改。
+
+为每次候选记录输入基准、目标网络、保护对象、开路和新增违规、关键路径结果。重复无改善、几何振荡或新增回归时停止该策略，保留较好候选，定位具体焊盘/阻挡再改变方法；不把无限重试当推进，也不因一次路由失败立即放弃其它可执行工作。
+
+导入 SES 或恢复受保护走线后，复核固定器件精确位姿、全部焊盘网络及归一化几何、保护线端点/层/宽度/网络和过孔集合。坐标取整、GND 过孔失网、恢复过程多出过孔都要在最终原生文件上查明。候选保存并回读后再判断。
+
+## 路径长度与差分
+
+为每对线定义真实源/目标焊盘和途经串联器件；核查端到端路径及分段网络。分别报告组内偏差、需要的组间匹配、耦合段、端部散开、过孔/换层和参考层，不以中段成对或全网铜长总和代替。
+
+有分支、并行铜路径或过孔铜环搭接时，不能直接用最短图路径宣称实际高速信号路径达标。核查多余绕行/支路及工具对过孔、圆弧、焊盘内连接的计数约定，必要时消除非预期拓扑再测量。报告长度单位以及是否含过孔长度/器件内部延迟。
+
+当两种计算给出冲突结论，统一工程版本、端点和计算口径并交叉核查；未查清前撤回“等长通过”。连通、组内匹配、组间匹配、阻抗和参考地分别验收。空间不足时返回局部布局预留调长区，不降低标准掩盖问题。
+
+## 参考地与接地网络
+
+基于最终覆铜结果检查关键线实际铜箔投影及所需回流空间下的相邻层 GND 覆盖、断缝/孤岛/窄颈、与主参考地的连接以及换层回流过孔。保护区随移动/调长更新，避免后续路由侵入。不同的 GND、信号地、机壳地或“0”网络按原理图分别处理，不能为连通率擅自合并。
+
+报告中区分自身信号过孔正常避空和真正参考地缺口，列明排除范围；不能扩大忽略区掩盖不连续。覆盖率或连到主地只能证明对应几何/拓扑检查，不单独证明阻抗、回流阻抗或 EMI 合格。
+
+接地过孔先检查密集引脚出口与保护线路，适用时利用铜面连通并按项目规则布置；一次增加很多过孔不等于地网连通。重新覆铜后独立核对剩余接地开路。
+
+## 电源和 DRC
+
+按真实载流路径检查主干、分支、焊盘接入细颈、过孔与铜面。分别列出目标宽度、实测最小宽度、低于目标的区段长度及位置；短收窄段结合电流、铜厚、温升/压降和制造规则判断，不能全网普遍收窄或以平均宽度代替。自动加宽/亚微米几何修正后重检间距及差分参数，不只统计修改段数。
+
+完成后对同一保存版本运行适用的独立连通/几何检查、原生 KiCad DRC 和原理图一致性核对。检查报告内容、类别和上限；返回码为零、没有新增短路、未连接项下降都不代表全部通过。将未连接条目、未连网络、实际铜连接和源 NC 区分，连通仍需结合覆铜结果。
+
+输出通过项、失败项及尚未验证的内容并关联报告；制造交付规则见 [工程基准与交付](project-workflow.md)。