Extract high-current PCB lessons into a standalone design skill

Separate reusable current-path, Kelvin sensing, startup-state and routing
checks from the BMS case parameters, and include a project review template.

Constraint: Preserve project-specific limits and distinguish analysis from hardware tests.
Confidence: High for package structure and reviewed decision boundaries.
Scope-risk: Narrow; new standalone skill, no PCB changes.
Tested: Skill validator, relative links, market source configuration, read-only scenario review.
Not-tested: Remote authentication returned HTTP 401; no EDA or hardware execution.

references/bms-lessons.md

@@ -0,0 +1,20 @@
+# 4S BMS 案例：可复用方法与边界
+
+此案例来自一次 4S 三元锂电池、20 A 工作目标、70 × 30 mm 四层板设计复盘。目标方案采用 CW1573DLCS、CW1005B 和 CH592X；这些不是技能指定料号。只保留方法和必要示例，不携带原项目设计文件或个人路径。
+
+| 本次经历 | 以后应前置的动作 | 不能直接照搬 |
+|---|---|---|
+| 高边开关与共负端方案下仍有 B−/P− 分流器两侧 | 画清测量和控制参考地，检查外部接地旁路 | 不能把共负端理解为两网可短接，或据此自动取消隔离 |
+| VSW、VDCIA、VDCID 接法经过修正 | 按准确芯片推荐电路核对内部供电脚和封装焊盘 | 不凭名称接地；预留电感的默认装料也由所用电源模式决定 |
+| BOOT 与放电控制复用存在启动冲突 | 先核对上电/下载状态和默认电平，再分配 GPIO | 最终 PB22 BOOT、PB13 DCTL、PB12 SW 只适用于此案例 |
+| J2 RX/TX 调换，J5 扩展五针 | 一张表同步针序、信号方向、串联器件、丝印和固件 | 案例 J5 的 3.3V/PA8/PA9/BOOT/P− 不是通用下载标准 |
+| MCU 由独立 LDO 供电 | 工作峰值、平均/睡眠、热耗散和关断后静态消耗一起评估 | 20 mA 是当时预算，不能套到带射频或其他负载的项目 |
+| RSP/RSN 开尔文路径需要单独保护 | 分流器专用采样端到滤波/AFE 形成明确端点链 | 不能只检查两网连通或取点离电阻很近 |
+| 后增 3225 晶体与两个 18 pF 电容 | 提前布局晶体单元并审核参考地和内外负载电容 | 18 pF 不直接等于晶体 CL，也不保证起振/频偏 |
+| 反复发现碎折、同网多路径及回路 | DRC 外单列线形和实际铜接触拓扑验收 | 不能把所有并联功率铜、地网格都当冗余删除 |
+
+本项目把 20 A 增加 50% 作为相关铜路/焊盘的 30 A 设计目标。通孔焊盘和主功率过孔的几何与连接经过审核；这不构成 30 A 载流能力的实测证明。
+
+最终 N8 整理将走线对象从 1385 段减少到 1007 段，其中包括删除被铜面覆盖的冗余对象。该数据说明绘图与拓扑清理，不能表示全部信号长度或损耗同比下降。
+
+N8 记录在原有规则下 DRC 为 0 违规、0 未连接，原理图与 PCB 逐脚一致；同时仍记录了晶体线下参考地缺口，且连续温升、保护动作、晶体稳定性和固件尚未完成实物验证。案例结论停留在设计审核阶段，不应将其宣传为量产验证方案。