-
v1.2.0 — 整板走线规整与接入角分项验收 Stable
xufeng released this
2026-11-04 15:43:46 +08:00 | 0 commits to main since this release本版把整板布线优化的经验纳入大电流 PCB 设计、审核与交付流程，明确主干整理和角度检查的不同对象。
- 先规划整条主干、分支和换层，再修局部接入，避免用任意小斜线或碎折线凑出合格夹角。
- 默认规则：焊盘与过孔接入允许 90°、禁止锐角；走线拐角禁止直角和锐角。当前项目另有明确要求时从其要求。
- 走向、中心线接入角和实际铜边缘分别验收。铜倒角只改善铜形，不能替代中心线角度要求；旧的“≤90°”统计需分类判定。
- 补充附加铜对象的网络归属、禁区、工具连通语义和告警处理；删除覆铜内冗余线后重新检查实际连接及截面。
- 按区域/网络分批修改，最终对同一保存版本复核；记录过孔真实位移、Kelvin/晶体/驱动回路及参考铜变化。
- 强化证据范围：选定功率截面不等于全路径最窄处，走线长度减少不代表损耗或温升同比改善，局部铜形检查不能覆盖全部中心线要求。
- 更新审核记录模板及 N17 案例边界。历史 N17 混合角度统计不构成按新规则全部合格的证明；本次只更新 Skill，未修改或重新验收 PCB。
安装包保留
SKILL.md、agents/、references/和assets/的相对路径。版本为 1.2.0，配套标签为v1.2.0。验证覆盖 Skill 元数据、引用、内容边界、本地安装副本及压缩包，不包含 EDA 运行或硬件性能测试。Downloads
-
v1.1.0 — 制造装配交付与接口变更联动 Stable
2026-10-09 18:57:13 +08:00 | 1 commits to main since this release将 4S BMS 后续布线优化和制造交付经验整理为可复用规则，版本更新为 1.1.0。
- 改脚时同步网络连接、注释、接口、丝印和固件；弃用旧脚清理残留连线、网络标签及 PCB 支线，逐一核对新旧端点。
- 多层功率板先保留载流通道和换层入口，移动割窄铜区的辅助信号或过孔后，以最终覆铜最窄截面复核。
- 新增制造与装配专题：BOM 容差区间和单位归一化、特殊精度保留、DNP/裸焊盘/机械件排除，以及默认与备选装料。
- 明确 Gerber 板号、物理铜层 L1～Ln 顺序、PTH/NPTH、有效层选择、位号排除和导出回读要求。
- 补充 Excel 贴片坐标、PDF 位号图的原点、角度、底面镜像及逐位号对账，完善审核记录模板。
- 更新 BMS 案例和验证边界；具体引脚、18pF、容差、板层和坐标参数仅作为案例，不作为其他项目默认要求。
验证：技能结构检查、相对链接检查、独立场景审核、本地安装与源码逐文件比对，以及安装 ZIP 的内容与 CRC 校验均通过。本次验证针对技能内容及发布包，未新增 EDA 检查或样机性能测试。
附件
high-current-pcb-design-1.1.0.zip为技能安装包，包含 SKILL.md、界面元数据、六份专题参考和审核记录模板。Downloads
-
1.0.0 Stable
2026-09-30 16:17:09 +08:00 | 2 commits to main since this release首次发布独立技能“大电流 PCB 硬件设计”。
适用于 BMS、功率开关、配电板及电源模块，覆盖完整载流路径、开尔文采样、电源与参考地、启动默认状态、功能布局、走线形态及制造交付。
- 提供五份专题参考：电源域与电路、完整电流路径、布局与布线、验收与交付、BMS 案例边界。
- 附带可复制的项目审核记录模板。
- 默认后台执行 EDA 操作，保留当前项目约束和阶段授权。
- 区分设计目标、模型与样机实测，不将 DRC 通过等同于载流或保护验证通过。
- BMS 案例参数仅用于解释经验，不作为其他项目的固定默认值。
已完成技能格式、UTF-8、内部引用和发布包完整性检查。本次发布不包含原 BMS 设计文件，不声明原硬件已经通过实物测试。
Downloads