Add routing geometry and junction acceptance rules for v1.2.0

Plan complete trunks before local junction edits, distinguish allowed pad/via
right-angle entries from forbidden acute entries and trace right-angle bends,
and retain separate centerline and physical copper evidence. Extend the review
template and N17 case boundaries without claiming hardware validation.

SKILL.md

@@ -2,7 +2,7 @@
 name: high-current-pcb-design
 description: "设计、修改和审核大电流 PCB，适用于 BMS、功率开关、配电板及电源模块的载流路径、开尔文采样、保护控制、布局布线和温升验证，以及同版 BOM、Gerber、位号图和贴片坐标交付；纯逻辑小信号板无需调用。"
 metadata:
-  version: "1.1.0"
+  version: "1.2.0"
 ---
 
 # 大电流 PCB 硬件设计
@@ -30,7 +30,7 @@ metadata:
 2. **采样与负载路径分开。** 分流器采样从规定取样端独立引出；检查铜面、信号地、外部线束和下载器接地是否旁路分流器。不同参考地按电路定义保留。
 3. **默认状态先于固件。** 检查电源脚、BOOT/下载复用、GPIO 上下拉和驱动真值关系；不能把尚未运行的固件当成上电关断的依据。
 4. **布局保护关键回路。** 同时考虑功率回路、Kelvin 采样、驱动回路、晶体/去耦和散热，普通信号不得侵占已经确认的敏感通道。
-5. **线形与连接分别验收。** 优先直线和清楚的主干/分支，消除无意义碎折、重复支路和信号闭环；保留有依据的并联载流铜和地缝合结构。
+5. **先理主干，再验接入。** 先规划整条路径的主干、分支和换层，再处理局部转角。默认焊盘/过孔接入允许直角、禁止锐角；走线拐角禁止直角和锐角。分别检查走向、中心线接入夹角与实际铜边缘，铜倒角不能替代角度要求。消除无意义碎折、重复支路和信号闭环，保留有依据的并联载流铜和地缝合结构；当前项目另有明确要求时从其要求。
 6. **验证结论与证据对应。** ERC/DRC、拓扑、载流模型、热分析和样机测试分别报告。设计目标、模型估算与实测结果不能相互替代。
 7. **接口与交付联动。** 改引脚或针序时更新网络连接，清理弃用旧脚的网络残留，并同步核对说明、丝印与固件定义；按同版位号核对 BOM、坐标和装配图，明确裸焊盘、测试点、DNP 与备选装料。