5.5 KiB
大电流布局、采样与线形
先安排真实回路
在机械硬约束内，把功率端子、保护器件、MOS、分流器和负载接入组成短而清楚的载流路径，同时检查返回路径和回路面积。端子彼此靠近不能替代正确的电流顺序、间距与可焊接空间。
固定板框、安装孔和螺帽/垫片禁区时，区分全铜层禁铜、元件高度和装配空间。不能只检查孔中心或阻焊层。厚铜板的细间距、蚀刻、阻焊与孔环规则应来自板厂能力。
布局时同步预留 Kelvin 通道、驱动栅极回路、MCU 晶体/去耦、电源滤波及通信出口。先解决这些回路，再布普通信号；局部优化检查是否把另一条关键回路挤长或割断参考地。
多层功率板先标出各层的载流通道、换层入口和局部最窄截面，再安排控制电源、门极和温度检测等辅助信号。辅助信号及其过孔尽量沿控制区或载流通道边缘组织；不能为让某条小信号更短，把主要铜区贯穿割断。移开过孔、合并或加宽铜区后，重新覆铜核对每层实际连通区和最窄截面，并确认驱动、采样和参考地仍满足要求。
开尔文取样
- 按分流器资料确认两个载流端和两个采样端。四端器件从专用 sense 焊盘出线；两端器件从厂家规定的校准/取样位置引出，不能把固定的“内侧中心”套用于所有封装。
- 两条采样线各自从取样点到输入滤波和 AFE/放大器引脚，避免与负载路径共享一段铜。核查铜面和焊盘直接搭接，不能只看网名或中心线端点。
- 采样对短而靠近、受扰条件尽量一致，远离开关节点、栅极驱动及大电流突变区；换层必要时一并审核过孔、回流和寄生影响，不机械强制等长。
- 输入电阻/滤波电容的位置和阻值按 AFE 推荐电路安排，检查滤波差异、偏置误差与保护动作延迟。不要随意加大 RC 来掩盖布局噪声。
- 检查 MCU 地、UART/下载器地、屏蔽、安装件和外部线束是否产生分流器旁路。适用时保护采样通道，防止重新覆铜后并入载流铜路。
- 记录真实端点链、层、过孔及最终覆铜图。几何“靠近分流器”不等于实现了独立取样。
寄生串联电阻会影响低阻分流器测量，厂商说明见 TI SBOA170D。低边采样的局部地压降及取样布局，可参考 TI SSZT805。这些原则需结合所用 AFE 和分流器的准确资料落地。
晶体、去耦与参考地
把晶体、负载电容和 MCU 引脚当作一个布局单元，尽量减小敏感回路；不要普通信号布完后再补晶体。核对准确晶体料号的 CL、ESR、驱动限制，以及芯片内部电容和寄生；外接电容数值不直接等于有效负载电容。
按厂商布局要求核查相邻参考地、接地连接和敏感区域，包含负载电容支路及其回流。厂商对晶体下方有专门禁铜/铺铜要求时遵循该要求，不能把“所有晶体下方都满铺地”定为通用规则。
关键线换层或跨分区后，检查实际参考层的连续铜、窄颈、孤岛和回流连接。覆盖率是几何指标，应报告未覆盖的实际位置/长度及是否违反器件要求；不能只凭高覆盖比例宣称抗干扰合格。
走线形态与拓扑
默认优先直线、清楚的主干和必要分支，用 45°方向的钝角过渡或相切圆弧转弯；删除无意义折返、锯齿和重复路径。正常斜直线可保留，不强行拆成阶梯。具体角度限值服从用户要求与电路需要，不声称所有直角均会造成失效。
用户明确禁止直角/锐角时，分别验收：
- 焊盘/过孔外连续走线的内夹角，以及外露分支臂之间的夹角；同时记录检查口径。
- 圆弧按连接处切线检查，不能用弦方向代替。
- 对极短倒角和连续短段放大审核，防止用极小倒角掩盖原来的折返。
- 焊盘和器件轮廓自身的直角不混入走线统计；忽略区只能覆盖实际接入区域，不能扩大到掩盖违规。
同网整理按功能区分：
- 简单点到点信号：删除无功能支线、重叠段、意外闭环及并行绕行，重新检查真实铜接触。
- 多端信号和栅极总线：建立明确主干，合理分支；栅极阻尼、回流和动态对称性按电路要求保持，不能为美观合并掉独立栅极电阻。
- 主功率/地：保留经过核算的并联层、过孔阵列和铜面网格。合并加宽应重查间距、入口电流分配与热影响，不能套用“所有网络只允许一条路径”。
- 测试点、终端、补偿和调长：按实际功能判断，不能把有用途的分支或曲线自动当冗余。
自动布线导入后核对固定器件、焊盘、网络和受保护关键线。工具若反复碎折或绕行，定位拥塞和不合理约束，再局部重布或调整已获授权的布局；不降低线宽/间距规则换取完成率。
线形检查的证据
使用同区域、同观察方向的前后图；注明板层、镜像及是否隐藏覆铜。拓扑以最终填铜后的实际铜连接为准，包含焊盘、圆弧和过孔搭接。
线段和过孔数量可作为简化统计，但不能据此推断等比例缩短信号长度、降低电阻或改善 EMI。把主要改善、代价及仍有疑问的位置逐项列出。