Add three-stage schematic workflow and readability standards

SKILL.md

@@ -1,6 +1,6 @@
 ---
 name: hardware-development
-description: 用于以 KiCad 为主的电子硬件开发，包括 Cadence/OrCAD 原理图转换、封装与网表核对、PCB 功能布局、布线验收、DRC 和 Gerber 制造交付。适用于已有电路的实施与审查，不用于纯软件或说明性框图。
+description: 用于以 KiCad 为主的电子硬件开发，包括需求与逻辑框图、符号及 PCB 封装库、详细原理图设计、Cadence/OrCAD 转换、网表核对、PCB 功能布局、布线验收、DRC 和 Gerber 制造交付。适用于新建电路及已有工程的实施与审查，不用于纯软件或与实际电路开发无关的说明性框图。
 ---
 
 # 硬件开发
@@ -17,6 +17,10 @@ description: 用于以 KiCad 为主的电子硬件开发，包括 Cadence/OrCAD
 
 ## 设计依据
 
+完整新建原理图按“需求与逻辑框图 → 符号及 PCB 封装库 → 详细原理图”组织，读取 [三阶段原理图开发](references/schematic-stages.md)。阶段不是自动增加的审批节点：仅在用户要求逐阶段审核时暂停，已有连续工作授权不重复确认。已提供资料优先复用，小改动只补齐相关输入。
+
+默认使用中文注释；完整新建模组在独立首页绘制可编辑逻辑框图，芯片外围按功能分组并优先直接连线，跨页接口及公共电源、地可保留标签。项目明确要求可覆盖默认值，既有工程仅按授权范围调整，详见 [电路设计](references/circuit-design.md)。
+
 - 器件结论以确切料号、封装后缀和厂商数据手册版本为依据，记录链接或本地文件及页码/章节。选型涉及现价、库存、生命周期时核实日期与来源；不能联网则标为待核实。
 - 区分推荐工作条件、绝对最大额定值和典型参数。关键电源、热耗散、接口电平和容差计算写明输入、单位、公式与裕量依据，不将绝对最大值当设计工作点。
 - 将“已确认”“设计假设”“待验证”分开。仿真、ERC/DRC、几何检查和实测分别支持不同结论，不能互相替代。
@@ -35,6 +39,7 @@ PCB 设计流程同时使用 **kicad-mcp-pro 与 KiCadRoutingTools**，按 [两
 | 双层 Sensor 板 | [Sensor 双层模板](references/sensor-2layer.md) | 固定布局、双层参考地、供电与分组包地 |
 | 四层 IPC 摄像机板 | [IPC 四层模板](references/ipc-4layer.md) | 叠层、功能布局、接口及项目特殊结构 |
 | 需求、选型、原理图、电路审查 | [电路设计](references/circuit-design.md) | 约束、计算、器件依据、原理图或问题清单 |
+| 完整新建原理图、三阶段资料准备 | [三阶段原理图开发](references/schematic-stages.md) | 各阶段输入、成果、审核重点和资料模板 |
 | 转换、网表、封装入库 | [EDA 与 PCB](references/eda-pcb.md) | 原生工程、逐脚差异、本地库 |
 | 功能单元、接口、电源、测试点布局 | [布局与审核](references/layout-review.md) | 分组和端点表、通道预检、布局验收 |
 | 布线、差分、覆铜、DRC | [布线与电气验收](references/routing-validation.md) | 真实路径、参考地、载流与开路检查 |