Add three-stage schematic workflow and readability standards

references/eda-pcb.md

@@ -2,12 +2,16 @@
 
 ## 转换及连接一致性
 
+以下规则同样适用于原理图重排、重新连线及符号替换。仅改善图面时，以修改前有效工程为基准，使用原生工具独立导出修改前后网表；有意的电路变化单独记录，不混入纯排版改动。
+
 1. 确认源格式、单位、层级、符号库和目标 EDA 版本；保留源文件，生成可重开且依赖完整的目标工程。
 2. 建立位号、单元、引脚号到封装焊盘号的映射。依据实际料号的数据手册及封装视图核实 B/C/E、G/S/D、连接器镜像和裸露焊盘；没有证据的映射单列待确认。
 3. 以每个网络的 `(位号, 引脚/焊盘号)` 成员集合比较拓扑，单独报告同连接异名网络、连接差异、未分配网络的焊盘、明确 NC 和缺失引脚。重复编号焊盘按其电气含义归组，多单元符号考虑单元与隐藏电源脚。
 4. 元件数量、网络数量相同不能证明连接一致。检查 Value、Footprint、料号、DNP、层级路径和库关联；同步前预览可能的重建或重编号影响。
 5. 从 PDF 或图片恢复时逐页核对连接点、跨线、隐藏电源和跨页标签。OCR 与视觉近邻只提供候选，不能据此宣布电气等价。
 
+为阅读调整符号引脚显示位置时，保持引脚编号、名称、电气类型及封装映射，并核对项目库与嵌入符号一致。分别检查符号、PCB 焊盘几何和完整采购型号，不能用其中一项通过代替其余检查。比较网络数量时区分有效网络、不连接引脚和虚拟标记；连接等价与图面可读性分别验收。
+
 ## 板载封装入库
 
 从 PCB 提取封装时，同名实例可能已独立修改。先比较几何、焊盘和属性；未经等价核对不要按名称去重。可按“原封装名__位号”分别保存到项目 `.pretty` 库，生成位号对应表，用原生库读取核对焊盘编号、数量及几何。注册到项目 `fp-lib-table` 并使用项目相对路径。仅导出库时不改原 PCB；需要重关联时再同步实例及原理图字段。