docs: add fixed-layout IPC routing lessons for v1.3.0

SKILL.md

@@ -1,12 +1,18 @@
 ---
 name: hardware-development
-description: 用于以 KiCad 为主的电子硬件开发，包括 Cadence/OrCAD 原理图转换、封装与网表核对、PCB 功能布局、布线验收、DRC 和 Gerber 制造交付。适用于已有电路的实施与审查，不用于纯软件或说明性框图。
+description: 用于以 KiCad 为主的电子硬件开发，包括需求与逻辑框图、符号及 PCB 封装库、详细原理图设计、Cadence/OrCAD 转换、网表核对、PCB 功能布局、布线验收、DRC 和 Gerber 制造交付。适用于新建电路及已有工程的实施与审查，不用于纯软件或与实际电路开发无关的说明性框图。
+metadata:
+  version: "1.3.0"
 ---
 
 # 硬件开发
 
 跨项目复用的硬件开发方法，以 KiCad 为主要执行工具，支持 Cadence/OrCAD 等既有电路输入。默认中文，交付可编辑工程、可追溯依据和实际验证结果。具体料号、尺寸、层叠、资料范围和当前进度均由当前项目确定。
 
+## 无界面执行（全局强制）
+
+遵守当前会话及适用 AGENTS.md 的工具执行约定。KiCad 操作全部在后台进行：不启动、显示、附着或切换到 KiCad GUI，不使用桌面自动化；只用已确认无界面的 CLI、文件/API 或 MCP。Windows 子进程采用无窗口方式并收集输出、错误和退出码。无法确认某操作无界面时改用已验证接口，没有替代方案则说明限制。文件和静态审核图仅生成并提供链接，用户明确要求时才展示；其它 EDA 的 GUI 例外仅按用户明确授权执行。
+
 ## 开始工作
 
 先读取 [工程基准与交付](references/project-workflow.md)，确定有效工程、允许及排除的资料、当前授权阶段。检查点应关联实际文件与验证报告；文件名含“当前”或修改时间最新都不足以单独证明它是权威版本。
@@ -17,6 +23,10 @@ description: 用于以 KiCad 为主的电子硬件开发，包括 Cadence/OrCAD
 
 ## 设计依据
 
+完整新建原理图按“需求与逻辑框图 → 符号及 PCB 封装库 → 详细原理图”组织，读取 [三阶段原理图开发](references/schematic-stages.md)。阶段不是自动增加的审批节点：仅在用户要求逐阶段审核时暂停，已有连续工作授权不重复确认。已提供资料优先复用，小改动只补齐相关输入。
+
+默认使用中文注释；完整新建模组在独立首页绘制可编辑逻辑框图，芯片外围按功能分组并优先直接连线，跨页接口及公共电源、地可保留标签。项目明确要求可覆盖默认值，既有工程仅按授权范围调整，详见 [电路设计](references/circuit-design.md)。
+
 - 器件结论以确切料号、封装后缀和厂商数据手册版本为依据，记录链接或本地文件及页码/章节。选型涉及现价、库存、生命周期时核实日期与来源；不能联网则标为待核实。
 - 区分推荐工作条件、绝对最大额定值和典型参数。关键电源、热耗散、接口电平和容差计算写明输入、单位、公式与裕量依据，不将绝对最大值当设计工作点。
 - 将“已确认”“设计假设”“待验证”分开。仿真、ERC/DRC、几何检查和实测分别支持不同结论，不能互相替代。
@@ -35,9 +45,11 @@ PCB 设计流程同时使用 **kicad-mcp-pro 与 KiCadRoutingTools**，按 [两
 | 双层 Sensor 板 | [Sensor 双层模板](references/sensor-2layer.md) | 固定布局、双层参考地、供电与分组包地 |
 | 四层 IPC 摄像机板 | [IPC 四层模板](references/ipc-4layer.md) | 叠层、功能布局、接口及项目特殊结构 |
 | 需求、选型、原理图、电路审查 | [电路设计](references/circuit-design.md) | 约束、计算、器件依据、原理图或问题清单 |
+| 完整新建原理图、三阶段资料准备 | [三阶段原理图开发](references/schematic-stages.md) | 各阶段输入、成果、审核重点和资料模板 |
 | 转换、网表、封装入库 | [EDA 与 PCB](references/eda-pcb.md) | 原生工程、逐脚差异、本地库 |
 | 功能单元、接口、电源、测试点布局 | [布局与审核](references/layout-review.md) | 分组和端点表、通道预检、布局验收 |
 | 布线、差分、覆铜、DRC | [布线与电气验收](references/routing-validation.md) | 真实路径、参考地、载流与开路检查 |
+| 固定布局、多次布线受阻、高速参考复用及过孔/丝印收尾 | [IPC 布线经验与适用边界](references/ipc-routing-lessons.md) | 通道决策、转换残留诊断、证据范围和可复用方法 |
 | 局部工艺例外、电源铜面、接地修复的实例对照 | [Sensor R6～R10 经验与边界](references/sensor-routing-lessons.md) | 方法依据、项目参数、原始检查与例外核对 |
 
 ## 执行原则

references/circuit-design.md

@@ -8,6 +8,8 @@
 
 ## 器件与电路
 
+完整新建原理图的分阶段输入和交付见 [三阶段原理图开发](schematic-stages.md)。接口同时核实名称、用途、方向、电平及默认状态；附件中的参考命名或建议不能覆盖用户已确认的功能要求。
+
 - BOM 按位号、数量、数值、精度/额定值、完整料号、封装、DNP 与替代条件记录。区分电气数值与封装名称；替代料核对引脚功能、供电、时序、热性能和尺寸，不能仅看封装相同。
 - 电源核对输入范围、输出误差、启动时序、使能/掉电状态、反灌路径、稳压器稳定性所需电容及热耗散。最坏工况应计入适用的容差、温度及直流偏压影响。
 - 数字接口核对双方 VIH/VIL、VOH/VOL、绝对额定值、上拉电压、开漏/推挽、掉电容忍、启动绑带、复位和调试访问。
@@ -16,4 +18,22 @@
 
 ## 审查输出
 
+原理图重排、重新连线及符号显示调整，按 [EDA 与 PCB](eda-pcb.md) 检查连接等价；页序与交付按 [工程基准与交付](project-workflow.md) 核查。
+
 每条问题写明位号/网络、现有连接、证据、可能后果、建议动作及验证方式。区分确定错误与需补充资料的疑点，优先报告可能损坏器件、无法启动或需要改板的问题。修改后复核受影响接口，不能用增加 PWR_FLAG、删除网络或屏蔽告警替代查明根因。
+
+## 电源时序与兼容预留
+
+- 不能仅凭电压或“先上某电源”认定时序合格；核对适用的斜率、间隔、掉电、复位、时钟和反灌条件。RC 延迟与 LDO 输出放电不等同于全工况时序保证。
+- 区分工作必需电路、厂家兼容预留和项目自选扩展。引用预留条款时说明适用型号、目的和条件，不把单一器件的兼容要求推广到所有设计。
+- DNP 表示不装配而非删除；注明用途、启用条件、互斥关系及需联动修改的软硬件配置。是否保留 PCB 位置取决于工程及变体定义，不可一概推断。
+- 默认装配变体需独立检查供电跳线、上拉、地址绑带等选配关系。完整网表及 ERC 可能包含不装配器件，不能据此认定默认装配下的电路已正确工作。
+- 电压值有资料依据不代表稳压器订货型号已确定；未确认的具体料号只能作为审核模板，不可采购放行。厂家兼容建议不自动增加 FAE 审批节点，应说明采用或不采用的影响，关键未知项按实际风险处理。
+
+## 原理图可读性
+
+- 默认使用中文功能说明、设计注意事项及装配说明，保留型号、位号、引脚编号、网络名和标准缩写；项目既定语言要求优先。
+- 完整新建模组默认在独立首页绘制可编辑逻辑框图，表示供电、信号方向及对应电路页。双向通信与单向控制分开表达，框图使用图形对象，不引入虚假电气网络。既有工程的小改动不强行新增页面。
+- 按电源输入、转换、输出与负载，或信号流向组织电路。去耦、滤波、上拉/下拉、反馈、使能、复位和定时器件靠近相关芯片引脚绘制并优先直接连线；跨页接口、公共电源和地可保留标签。
+- 避免将所有器件画成孤立的“器件 + 两端标签”，也不为直连制造大量长线和交叉。导线不得穿过符号本体或覆盖字段，连接点与无连接交叉应明确；逐页检查文字、DNP 标记和标题栏遮挡。
+- 原理图位置服务于阅读，不能据此认定 PCB 的电气或机械布局已经合格。

references/eda-pcb.md

@@ -2,12 +2,16 @@
 
 ## 转换及连接一致性
 
+以下规则同样适用于原理图重排、重新连线及符号替换。仅改善图面时，以修改前有效工程为基准，使用原生工具独立导出修改前后网表；有意的电路变化单独记录，不混入纯排版改动。
+
 1. 确认源格式、单位、层级、符号库和目标 EDA 版本；保留源文件，生成可重开且依赖完整的目标工程。
 2. 建立位号、单元、引脚号到封装焊盘号的映射。依据实际料号的数据手册及封装视图核实 B/C/E、G/S/D、连接器镜像和裸露焊盘；没有证据的映射单列待确认。
 3. 以每个网络的 `(位号, 引脚/焊盘号)` 成员集合比较拓扑，单独报告同连接异名网络、连接差异、未分配网络的焊盘、明确 NC 和缺失引脚。重复编号焊盘按其电气含义归组，多单元符号考虑单元与隐藏电源脚。
 4. 元件数量、网络数量相同不能证明连接一致。检查 Value、Footprint、料号、DNP、层级路径和库关联；同步前预览可能的重建或重编号影响。
 5. 从 PDF 或图片恢复时逐页核对连接点、跨线、隐藏电源和跨页标签。OCR 与视觉近邻只提供候选，不能据此宣布电气等价。
 
+为阅读调整符号引脚显示位置时，保持引脚编号、名称、电气类型及封装映射，并核对项目库与嵌入符号一致。分别检查符号、PCB 焊盘几何和完整采购型号，不能用其中一项通过代替其余检查。比较网络数量时区分有效网络、不连接引脚和虚拟标记；连接等价与图面可读性分别验收。
+
 ## 板载封装入库
 
 从 PCB 提取封装时，同名实例可能已独立修改。先比较几何、焊盘和属性；未经等价核对不要按名称去重。可按“原封装名__位号”分别保存到项目 `.pretty` 库，生成位号对应表，用原生库读取核对焊盘编号、数量及几何。注册到项目 `fp-lib-table` 并使用项目相对路径。仅导出库时不改原 PCB；需要重关联时再同步实例及原理图字段。

references/ipc-routing-lessons.md

@@ -0,0 +1,55 @@
+# 固定布局 IPC 布线：经验与适用边界
+
+用于已有布局反复走不通、授权复用高速通道、修复过孔连接及丝印收尾。通用验收方法见 [布线与电气验收](routing-validation.md)，工程来源和授权见 [工程基准与交付](project-workflow.md)。以下是已完成工程的经验记录，不是下一项目的默认数值或修改许可。
+
+## 来源、成功范围和限制
+
+案例为 EP_IPC_MB_V1.0 四层摄像机板，2026-10-08 过孔与丝印优化保存版，原布局及叠层固定。用户后续明确要求 USB、PHY、MIPI 高速主通道参照人工设计，并允许保留主通道/孔位的局部短路、等长及蛇形修正。其余网络依授权重布，本轮过孔铜连接通过明确路径编辑实施，未调用自动路由入口。
+
+因此成功经验是“授权复用成熟高速通道，完成其余网络及局部优化”，不能写成从零独立布线已成功，不能在用户禁止参考现有设计的任务中照搬该通道。
+
+已保存结果的证据摘要：
+
+| 检查 | 已有报告结果 | 能证明什么 |
+| --- | --- | --- |
+| KiCad 10.0.3 原生填铜保存及只读 DRC | 0 错误、0 警告、0 未连接 | 该版本在适用项目规则下的原生检查结果 |
+| KRT 0.22.1 连通性 | 210 个已布网络全部连通 | 该板铜路径连通；不代替原理图一致性或硬件功能 |
+| KRT 几何 DRC | 0 违规；仍有 17 条提示 | 12 处同网铜重叠/自交和 5 处极小端点差未被说成已清除 |
+| 不变量比较 | 356 个封装位姿及全部焊盘属性/网络、叠层、板框、原有主走线保持 | 本轮优化没有改变受保护对象；允许删除的三个支路孔单列 |
+
+对应文件：`EP_IPC_MB_V1.0_vias_silk.kicad_pcb`、`13_最终填铜DRC.json`、`14_最终只读DRC.json`、`15_KRT连通.log`、`16_KRT几何.json`、`最终不变量与逐孔连接.json`。最终 PCB SHA-256：`638bf0318a40496d60757a21bb18c01e0c46901a35d32acedbf969f04534eb60`。这是历史报告的证据索引，Skill 发布未重新运行 EDA 检查，Skill 包不携带 PCB 或原报告；使用者无法取得该版本时不得宣称已独立复核。
+
+全板阻抗、差分全程耦合/参考面、供电载流裕量及功能仍需专项验证。工具仍提示 16 个带网络的导入铜图形段；原生和 KRT 当前连通结论不证明所有图形的制造表达已审完。中间检查曾复现既有板框自相交报告，最终未复现且板框未变；不能当作根因已修复。
+
+## 哪些改变使工作推进
+
+| 受阻点 | 有效处理 | 不应推广的结论 |
+| --- | --- | --- |
+| 普通信号挤占高速及密集引脚出口 | 先规划扇出、差分主通道/换层/调长空间，再分配普通网络 | 不是所有板都必须按固定网络顺序布线 |
+| U16 出口净空不足 | 采用已授权的局部线宽/间距，核查真实焊盘与孔几何，并确认出口接得上外部通道 | 不能靠外围无限绕行解决局部堵塞，也不能全板降规则 |
+| 高速参考文件已有缺陷 | 保护允许复用的主通道与孔位，在授权范围修复局部短路和等长 | 人工设计也需验证；复用不等于独立生成 |
+| 探针认为孔铜相切，原生仍判单层 | 增加短同网实线并在填铜后复查 | 铜环边缘接触、近邻容差不等于可靠载流连接 |
+| RX_D− 铜环及支路孔触发告警 | 查明铜图形与主线关系，按用户确认删除冗余圆环和三个孔，保留主线 | 不能盲目补线扩大高速支路，也不能自动删除未知用途结构 |
+| 修改后旧铜区间距报错 | 重新填铜、保存、回读，再查连通与几何 | 填铜前预检不是交付检查，也不能假定所有错误都会随填铜消失 |
+| 大量丝印告警且报告可能截断 | 调整文字、正确镜像、裁剪冲突轮廓，反复查看新显露的剩余项 | DRC 合法不保证位号靠近器件或接口标识不会误读 |
+
+## 参数只属于本项目
+
+| 对象 | 案例要求/实施 | 使用边界 |
+| --- | --- | --- |
+| 普通铜间距 | 至少 0.1 mm | 用户更新后的本项目要求，不改写摄像机模板默认值 |
+| U16 局部 | 0.09/0.09 mm 线宽/间距 | 仅授权区域；钻孔不压焊盘，同网边缘铜环接触与异网间距分别检查 |
+| 普通过孔 | 外径/钻孔 0.4/0.2 mm；差分孔中心间距 0.6 mm | 不是所有板厂/阻抗叠层的通用选型 |
+| 孔到铜 | 0.2 mm | 与孔到孔、铜间距、板边独立记录 |
+| MIPI 匹配 | 对内 5 mil；指定组间不超过 20 mil | 分组和端点需按该项目确认，不替代模板或芯片时序预算 |
+| 无铜孔及板边例外 | J2 两个原无铜孔按 NPTH；J6.6/J7.7/J14.6 的指定 GND 焊盘板边豁免 | 只针对已确认对象；保留孔径/位置，不全局忽略板边 |
+| 散热孔 | 保留原 1.5 mm 孔 | 不以初始 3 mm 要求或误猜的 0.3 mm 阵列覆盖用户后续确认 |
+| 丝印 | 字高至少 0.8 mm、笔画 0.1 mm，个别字宽 0.7 mm | 制造和可读性要求取新项目依据 |
+
+## 过孔及丝印收尾的实际结果
+
+10 条过孔告警中，7 个电源孔增加真实同网铜路：6 个连接 F.Cu / In2.Cu / B.Cu，3.3 V 孔连接 F.Cu / In2.Cu。In1.Cu 保留 GND 参考面。新增 13 条局部路径、27 个线段，未新增过孔；这不是所有电源换层至少三孔或电流裕量已通过的证明。另三个孔随已确认冗余 RX_D− 铜环一起删除。
+
+原报告显示 822 条丝印告警，其中四类各为 199 条，可能达到单类上限；这个数是初始报告条数，不是全部独立缺陷数。最终该类原生告警为零，356 个位号和 58 个板级文字保留，板名仅换行。未用隐藏文字、修改盖油或全局忽略规则清零。密集处文字位置仍需结合器件归属、接口引脚顺序及极性进行可读性审核，不能只看剩余告警数。
+
+新任务优先复用决策方法：确认参考授权和基准 → 解决密集出口与关键通道 → 分配其它网络 → 局部修改并验证真实铜连接 → 填铜收尾 → 丝印及独立检查。每次只继承明确有效的参数和授权，保留未验证项目及副作用。

references/kicad-toolchain.md

@@ -2,6 +2,8 @@
 
 用户指定 PCB 设计过程中使用这两个工具。本文件规定分工和工程交接；路由参数的完整说明按需读取本机 [kicad-routing-tools 技能](D:/AI软件/codex-skills/kicad-routing-tools/SKILL.md)。路径或版本变更时核实实际安装，不从旧记录推断能力。
 
+遵守当前会话及适用 AGENTS.md 的工具执行约定：整个工作流无界面运行。只调用不会启动、附着或聚焦 KiCad GUI 的 MCP 方法；不能确认无界面时，改走 KiCad CLI、文件接口、脚本或 API。不得启动 GUI 来确认当前打开的工程、预览结果或执行检查；没有无界面替代方案时报告限制。
+
 ## 分工与入口
 
 | 工具 | 用途 | 本机入口 |
@@ -12,19 +14,20 @@
 
 2026-09-14 实测 MCP 3.34.3、KiCad CLI/IPC 10.0.3，服务当时为只读模式；这是环境快照，不能作为以后写操作已启用的依据。调用 `kicad_get_version`、必要时 `kicad_get_server_info` 核查能力/模式；用 `kicad_set_project` 绑定已确认的 PCB/原理图路径，再取工程信息及 `project_get_next_action`。工具建议不能覆盖用户限定的阶段。发现的工具元数据、调用参数和运行时能力优先于静态工具清单。
 
-KiCadRoutingTools 本机版本 0.22.0，根目录 `D:\AI软件\KiCadRoutingTools-0.22.0`，Python 为 `D:\AI软件\kicad-routing-env\Scripts\python.exe`。通过 `krt.ps1` 使用 KiCad Python 3.11 和正确路径；不要混用 MCP 的 Python 3.13 环境。命令使用绝对路径并对路径、网络通配符加引号；先读相应命令帮助。
+2026-10-08 工程实测 KiCadRoutingTools 0.22.1，根目录 `D:\AI软件\KiCadRoutingTools-0.22.1`，专用 Python 为 `D:\AI软件\kicad-routing-env\Scripts\pythonw.exe`。这是本机快照，执行时仍检查实际路径、版本和 CLI 帮助；Windows 使用已验证的无窗口启动器及无窗口子进程配置，不只凭脚本名判断。运行时采用 KiCad Python 3.11 和正确路径，不混用不能加载 pcbnew 的 MCP Python 环境。命令使用绝对路径并对路径、网络通配符加引号；先读相应命令帮助。
 
 ## 同一工程的交接
 
-1. 对齐 MCP 活动工程、GUI 实际打开的 PCB、磁盘输入和同名 `.kicad_pro`/`.kicad_dru`。已打开一块板不证明它就是请求对象；识别未保存状态，不覆盖用户编辑。
+1. 对齐 MCP 绑定工程、磁盘 PCB 输入和同名 `.kicad_pro`/`.kicad_dru`；仅以明确确认的磁盘路径为准，不依赖或检查 GUI 当前打开的工程状态。
 2. 用 `copy_board.py` 成套复制到独立候选路径，并确认自定义规则和库依赖齐全。修改限定于授权对象；固定布局任务禁止调用布局优化器移动器件。
-3. 对同一工程可能写入的 GUI/MCP、CLI 布线、填铜、DRC 和保存串行执行。外部文件更新后重新加载/绑定并读回确认，再做下一次编辑；禁止用 GUI 旧内存板覆盖磁盘新结果。
+3. 对同一工程可能写入的 headless MCP、CLI 布线、填铜、DRC 和保存串行执行。外部文件更新后通过文件接口重新加载/绑定并读回确认，再做下一次编辑；禁止用进程内旧内存板覆盖磁盘新结果。
 4. 原生工具缺少某类操作时，可在独立副本用版本匹配的 API 或经验证的文件变换完成必要几何工作。保留两工具的工程核查和独立验收，不以自编脚本全面替代它们。
 5. 某工具或能力不可用时报告具体原因和未执行项，继续无依赖且获授权的工作；不能假称调用成功，也不能将缺失验收记为通过。
 
 ## 路由约束与最终验证
 
-- 指定线宽、线距、过孔时使用适当的 `--escalation off`。不采用默认降级来获得表面连通，不擅自启用 `--clearance-ceiling` 或 `--relax-drc-severities`。即使用 `--no-fix-drc-settings`，仍比较前后工程规则，0.22.0 可能写入输出工程下限。
+- 使用 KRT 不等于获得自动布线授权。项目禁止自动布线时，只使用获准的检查、复制、文字整理或明确路径局部编辑；不调用自动路由入口。丝印工具也应先确认只改变文字/图形，核对封装位姿和铜几何没有被移动。
+- 指定线宽、线距、过孔时使用适当的 `--escalation off`。不采用默认降级来获得表面连通，不擅自启用 `--clearance-ceiling` 或 `--relax-drc-severities`。即使用 `--no-fix-drc-settings`，仍比较前后工程规则，部分版本可能写入输出工程下限。
 - 路由结束核查失败、开路、多端网络和实际铜连接，不以 routed 数量表示成功。
 - 对最终保存版本执行 KiCadRoutingTools `check_connected.py`、按实际项目规则配置的 `check_drc.py`，以及原生 KiCad 填铜后的 DRC。检查独立工具默认跳过的项目，例如焊盘到板边；由原生或其它适用检查覆盖并披露范围。
 - MCP 重新绑定最终结果，核对工程、叠层、规则和适用的原理图/PCB 一致性检查。MCP 若调用同一原生 CLI DRC，不算额外一次独立算法验证；不为凑次数重复同一检查。

references/project-workflow.md

@@ -29,6 +29,10 @@
 
 ## 阶段交付
 
+完整新建原理图按 [三阶段原理图开发](schematic-stages.md) 准备资料和成果，审核暂停点服从用户约定与已有授权。用户要求新增独立逻辑框图页时，原有页面顺延，同时更新目录、交叉引用、层级实例页码及实际导出顺序，不能只改标题文字。
+
+维护原理图生成脚本时，标明当前有效入口、输入基准及执行顺序；失效的旧脚本明确停用或标记。重建前核对人工修改，防止旧快照覆盖已审核的连线、中文注释和页面顺序。
+
 按本次请求选择必要产物：原生工程和本地库、整板顶底视图及关键局部、变化/端点对照、规则与验证报告、剩余问题。截图写清板面、观察方向和镜像状态；投影、虚线及功能框仅为审核标注，不写成铜连接。
 
 审核表使用 `要求/对象 | 依据或测量口径 | 结果 | 符合/未符合/未验证/不适用 | 剩余动作`。主动报告局部改善导致的供电距离增长、回流变长或装配空间收紧。保留来源封装的制造错误也不能因用户要求保持而记为通过。

references/routing-validation.md

@@ -8,6 +8,12 @@
 
 按真实功能建立网络分类：供电、静态控制、PWM、时钟、总线、模拟参考与敏感信号。名称含 LED 不能直接认定为灯板大电流，GPIO 也可能承载 PWM；VREF 等未查明的网络不能自动获得普通 IO 的交叉豁免。记录用户/原理图/器件依据；最新项目参数覆盖模板时，只更新明确对象，不把同名电压的所有支路或其它项目一并改掉。
 
+## 参考复用与通道安排
+
+区分允许参考思路、允许保留指定高速几何、以及必须独立重布。只有当前授权允许时才复用人工或旧版通道，并记录复用范围及来源；复用后的整板连通不证明已完成从零独立布线。参考线路也需验证，保留主通道/孔位与修复局部短路、调长的范围分别记录，已有授权可直接执行。
+
+先确认密集引脚能离开焊盘区并进入可用外部通道，再延伸长距离走线。优先为高速差分安排主通道、成对换层点、参考地与调长空间，避免普通网络先占满出口；拥塞区按实际依赖调整顺序，不将这一顺序当作所有板的固定流水线。局部放宽必须同时容纳走线及两侧间距，并留出后续网络通道，不能靠外围反复绕行弥补被堵死的芯片出口。
+
 ## 候选与失败处理
 
 优先解决关键引脚扇出、高速通道、电源主干及回流，再组织普通信号；顺序按实际拥塞调整。记录实际运行参数，不采用会暗中降低已指定线宽/间距的默认降级方式。前后比较 `.kicad_pro`/`.kicad_dru`，路由完成不等于规则未改。
@@ -67,10 +73,14 @@
 
 ## 过孔与并联电源连接
 
-核查所有过孔的实际外径、钻孔、跨层和网络，不只检查项目默认值。禁止焊盘过孔的项目检查铜环与真实焊盘多边形重叠，孔中心落在焊盘外仍可能违规；孔孔、孔铜、板边距离按实际工艺分别核查。固定元件任务保留焊盘尺寸和位置，不能缩焊盘来腾放孔空间。
+核查所有过孔的实际外径、钻孔、跨层和网络，不只检查项目默认值。禁止焊盘过孔时，分别核查钻孔投影、铜环与真实焊盘多边形的关系，不能仅看孔中心；记录当前项目禁止的是钻孔压盘、铜环搭接，还是两者。明确允许同网焊盘边缘铜环接触时仍核查钻孔不压盘及异网间距，不能扩大为焊盘内打孔许可。孔孔、孔铜、板边距离按实际工艺分别核查。固定元件任务保留焊盘尺寸和位置，不能缩焊盘来腾放孔空间。
 
 电源并联过孔按每个换层位置验收：逐孔在两侧接入目标电源的实际连通铜区/走线，且确实连接换层前后载流路径。局部实心铜可连接孔组，但填铜后复核网络归属，防止无锚定孔被错误归网；临时连接若被删除，须在最终文件上重新验证，不能留下悬空线头或以未连接孔凑数。核查有效并联路径、电流余量及细颈，孔数量不替代载流依据。
 
+逐孔连接检查同时读取走线、圆弧、焊盘、最终填铜和带网络的铜图形，标明工具未计入的铜类型。铜环边缘相切或容差内近邻不等于可靠连接；几何探针与原生结果冲突时核对接触宽度和实际连通分量，适用时用短同网铜路建立明确连接。单层电源孔优先接入附近可用的同网层，保留完整参考地；“条件允许尽量多层连接”不要求切开参考平面，也不靠孤立铜片制造连接层数。
+
+悬空孔或带网络的导入铜图形先查用途和拓扑：主通道换层、并联载流、测试结构与多余支路分别处理。图形碰到高速主线时不能只补线清告警；确定冗余且删除已获授权后再清理，并复核主路径、长度和参考地。用途未明，或涉及现有授权未覆盖的测试/机械功能时提出具体问题，继续无依赖工作。不要把所有铜图形或未连接孔自动当成垃圾删除。确认本来无铜的机械孔时修正 NPTH 属性并保留尺寸/位置；板边例外只作用到已确认对象，不全局忽略。
+
 ## 电源和 DRC
 
 按真实载流路径检查主干、分支、焊盘接入细颈、过孔与铜面。分别列出目标宽度、实测最小宽度、低于目标的区段长度及位置；短收窄段结合电流、铜厚、温升/压降和制造规则判断，不能全网普遍收窄或以平均宽度代替。自动加宽/亚微米几何修正后重检间距及差分参数，不只统计修改段数。
@@ -85,4 +95,12 @@
 
 开路说明使用 `网络 | 位号.焊盘 | 主铜/孤岛关系 | 真实原因与证据 | 修复动作 | 状态`。先核实用户所称“两个网络”等计数是否仍适用；未路由、被围困的孤岛、源明确 NC 与缺失数据分别说明，不把布线失败解释为有意留空。报告所有剩余地连接及电源/信号问题，不能以非 GND 全通称整板连通。
 
-输出通过项、失败项及尚未验证的内容并关联报告；制造交付规则见 [工程基准与交付](project-workflow.md)。
+达到单类报告上限时，原始条数只是已输出的违规数，不能写成全部独立缺陷数；修复后复查是否显露更多条目。区分原生错误/警告、独立检查器违规/提示以及工具范围缺口。旧板框等问题若只是在最后一次未复现，保留先前记录，不反复运行选取最好结果，也不宣称已定位或修复根因。
+
+## 丝印收尾
+
+铜路和填铜稳定后集中调整位号、接口标识、极性及器件轮廓。根据本项目工艺下限调整字高/笔画、位置、方向和底面镜像；密集处可在允许范围调整字宽，但不通过隐藏有效标识或关闭规则来清零。避让实际阻焊开口、散热开窗及板边；过孔按本次盖油/开窗状态处理，不把所有孔都当成开窗，也不擅改盖油来迁就文字。
+
+裁剪冲突的轮廓时保留辨识和装配信息。文字合法位置还需靠近对应器件、保持接口引脚顺序；远移后即使 DRC 通过也可能误导装配，应回调、增加清楚的对应标识或说明待审核区域。板名换行与内容更改分别记录。输出静态审核图时标明板面和底视镜像，不自动打开预览；原生 DRC 清零与人工可读性审核分开报告。
+
+输出通过项、失败项及尚未验证的内容并关联报告；制造交付规则见 [工程基准与交付](project-workflow.md)。固定布局与参考复用案例见 [IPC 布线经验](ipc-routing-lessons.md)。

references/schematic-stages.md

@@ -0,0 +1,69 @@
+# 三阶段原理图开发与资料准备
+
+适用于从需求开始的新建电路和完整模组原理图。已有工程的小修订只读取与变更相关的资料，不要求用户重新提交整套材料。三个阶段是组织工作的方法，是否暂停由用户约定和已有授权决定；用户明确要求逐阶段审核时，应在相应阶段交付后等待。
+
+### 第一阶段：需求、接口与逻辑框图
+
+输入资料：
+
+- 功能要求、明确不需要的功能、兼容范围及验收目标。
+- 核心芯片的具体型号、数据手册和可用的应用指南；未定型号应提供选型约束。
+- 对接主板的有效版本，优先提供原生原理图、对应 PDF 与网表，并明确冲突时的权威资料。没有完整解析原生文件时，应说明实际使用的资料与验证范围。
+- 接口表：连接器位号、针数、间距、观察方向、引脚编号、功能、相对于模组的方向、电平、有效极性、上电默认状态、已有上拉/下拉、电源方向和电流预算。
+- 电源来源、电压范围、上电先后、已知间隔和掉电条件；外接负载的电气参数。
+- 尺寸、机械安装、环境温度、成本、器件限制，以及用户已确定的 PCB 层数等约束。
+
+交付：逻辑框图、电源树、接口对应表、已确认/假设/待验证清单。
+
+审核重点：功能完整性、方向和电平、供电关系、兼容范围。接口名称与实际用途不一致时，按用户确认落实功能并注明原始名称；不得仅凭 LED/WLED 等名称推断是否共用控制。
+
+### 第二阶段：原理图符号与 PCB 封装库
+
+输入资料：
+
+- 完整订货型号和后缀、引脚表、封装尺寸图及视图方向；优先使用厂商推荐焊盘。
+- 连接器接触面、针数、间距、安装方式、机械固定脚和配套线缆/插头定义。
+- 安装孔、镜头座、定位柱、禁布区等机械图；需要准确三维检查时提供对应 STEP。
+- 希望复用的现有库、命名规范和装配工艺约束。
+
+交付：项目符号库和封装库、库表、引脚—焊盘对应表、可视预览及未确认项。用户明确要求全局注册时，再更新相应全局库表并保留备份。
+
+审核重点：分别检查符号电气引脚、封装几何和采购型号。不能把同系列、同间距视为相同封装，也不能按电容容量或设计习惯猜测封装。缺乏推荐焊盘时，将工程焊盘假设与制造工艺待核实项写清楚。
+
+### 第三阶段：详细原理图与设计审查
+
+输入资料：
+
+- 前阶段已确认的功能、接口及元件库；用户对前阶段的最新修订。
+- 厂家应用电路、应用指南及对应版本。
+- 电源容差、可供电流、上升/下降时间、两路间隔、复位/时钟/GPIO 默认状态、掉电容忍等实际条件。
+- 负载最大电流及输入阈值；线圈等执行器的阻值容差、工作电压、脉宽、温度条件和线束定义。
+- 总线地址、其他共享设备、上拉位置、时钟来源、同步主从、接口速率或 lane 数等适用配置。
+- 默认装配、DNP、互斥选配和兼容要求，以及图框、语言和出图习惯。
+
+交付：原生可编辑工程与依赖库、BOM、审核图、ERC、适用的引脚/网表核对结果，以及需资料或样机关闭的问题清单。
+
+审核重点：电气实现和参数、启动/掉电状态、器件额定值与裕量、装配策略、可读性。ERC、仿真和实测各自说明验证边界。
+
+### 资料缺失时如何推进
+
+优先从用户已提供的文件和现有工程查找，不把可自行核实的问题交回用户。只追问影响当前决策的关键缺失项；资料不足但可独立完成的部分继续推进。未知电气条件不得默认为已经确认。
+
+### 可复用的资料提交模板
+
+项目名称与版本：
+本次阶段和审核节点：
+功能与核心器件：
+主板版本及权威资料：
+接口表与线缆定义：
+电源来源、容差、上下电条件：
+外接负载及控制电平：
+尺寸、安装及环境条件：
+兼容范围、指定/禁用物料和成本：
+默认装配与 DNP 策略：
+语言、图框及出图要求：
+已确认与尚未确认事项：
+
+参考：[电路设计](circuit-design.md)、[连接与库核对](eda-pcb.md)、[工程基准与交付](project-workflow.md)。
+
+跨项目复用查证、计算和验证方法；具体型号、电压、脚序、地址、RC 值、脉宽及历史检查数量须由当前项目确定。