47 lines
5.0 KiB
Markdown
47 lines
5.0 KiB
Markdown
# 功能布局与审核
|
|
|
|
## 约束及观察方向
|
|
|
|
记录机械固定件、允许的旋转/面别、板框/孔/开槽、光学基准、连接器插拔及限高/禁布空间。用户给图时先识别 TOP、BOTTOM 镜像或从 TOP 观察的底层投影，利用不对称孔位/器件确认左右关系。底视机械脚位图也需换算到 EDA 使用的坐标，不能把截图“右侧”直接变成 X 增大。
|
|
|
|
器件框是初筛：跨面放置仍受贯穿孔、螺钉、座体、净高影响；铜制 Mark 不能当高实体，圆形孔优先按实际圆形几何核查。连接器焊脚朝内需结合引脚排布，双排/直插等不能套用单排规则。向外留出装配通道；只检查座体框不等于插头、线束和壳体已验证。
|
|
|
|
## 功能单元与真正的连接对象
|
|
|
|
结合原理图页、局部支路、实际网络和器件作用建立归属表：`位号 | 功能单元 | 角色 | 关键引脚/网络 | 对应芯片/接口 | 依据`。原理图坐标可帮助识别支路，不能代替连接证据。
|
|
|
|
- 同页音频可能包括功放、麦克风、独立输出；按各接口分别归组。公共电源和地、高扇出网络不能把这些单元粘在一起。
|
|
- 区分稳压输入滤波、输出滤波、负载去耦、反馈、自举、使能、驱动采样及信号耦合。一个电源网可同时是上级输出和下级输入；芯片迁移不应把远端负载去耦一并搬走。
|
|
- 入口保护核实它保护哪一端以及真实流经路径。不能因同网而把另一个连接器旁的 ESD 算作本接口保护，也不能把 PHY 侧器件跨隔离变压器搬到接口侧。串联匹配位置按源/接收端要求判断。
|
|
|
|
满足硬约束后，以接口、主芯片实际出线侧及关键回路为锚点，整组安排相关外围，再优化组内方向和端点距离。已就近且合格的单元保持，避免为了形式上的整体优化反复移动。
|
|
|
|
## 电源、去耦与热布局
|
|
|
|
按实际电路梳理每路 VIN/Cin、SW/LX、电感、Cout/VOUT、FB、GND 路径。优先紧凑开关回路、器件指南要求的同层连接及反馈静地取样；不把 LDO 当 DC-DC，也不把裸露焊盘默认当 GND。
|
|
|
|
逐电容同时检查信号端到对应输入/输出/供电脚、GND 端到本路实际回流节点，优化位置与极性方向。使用同层和双端距离作为布局筛选，再落实短宽铜与过孔；同面不自动代表回路最优，跨面投影近不代表低寄生。
|
|
|
|
FB 器件及拟定取样通道检查对本路和邻近电感、SW 区的避让，不以固定通用距离承诺抗干扰。热源隔开时同步检查远端供电压降、线宽通道、稳定性所需电容和负载去耦。将“热源几何间距改善”和“温升验证”分开，不为热隔离擅自割裂信号参考地。
|
|
|
|
## 测试点与 Mark
|
|
|
|
按实际网络和属性区分电压点、地测点和无电气网络的 Mark，不按 TP 编号判断用途。电压点定位到对应电源输出节点（例如电感输出/输出滤波），测量地与适当测点配对，保持不同地网身份。
|
|
|
|
依据项目指定测试面、点距及治具要求安排位置。背面输出到顶面测点需规划实际短支路/换层；核查探针接触、器件遮挡、探针本体和装配公差。Mark 另检查识别净空、板边距离、阻焊和钢网属性；DRC 通过不代表视觉识别或治具可用。中心距、铜边距和外形间距使用各自要求，不混用阈值；数量与 2 mm 等示例数值不能继承为通用标准。
|
|
|
|
## 在布局时检查能否布通
|
|
|
|
在授权允许的独立候选中做局部扇出试验，或完成几何通道分析，并明确两种证据的区别。检查主控、细间距/BGA 传感器的关键引脚出口，预留差分端部、成对换层、调长区、电源主干及回流空间；以实际焊盘和制造线宽/间距判断，不能沿用其它封装的尺寸推算。
|
|
|
|
先评估关键通道对相邻电源脚、其它信号出口的占用，再锁定高速路线。保护一对差分但封死邻脚不算可用布局。若后续局部补线反复失败，返回定位通道冲突，在已有授权范围局部重排；需要改动已锁定机械对象或电路时提出具体冲突与可评审方案。
|
|
|
|
## 可比较的证据
|
|
|
|
端点表记录 `单元/连接 | 起止位号.焊盘 | 网络 | 板面 | 修改前/后值 | 测量口径 | 下一阶段需验证内容`。
|
|
|
|
- 区分封装中心、焊盘中心 XY 距离、铜边距、含过孔的真实路径长度和电气时延。不同板面的投影 0 mm 也没有证明已经连接。
|
|
- 最近同网邻居和最小生成树可用于筛选；比较保持相同网络集合、分组和权重，公共网络的排除需说明。没有统计信号的接口写“不适用”，不是零线长。
|
|
- 保留收益与退化项：缩短输出而加长接地、移动上级电源而拉长下级供电、改善热间距但增加压降路径，都应落实后续动作。
|
|
- 每轮原生回读，检查位号/网表/归一化封装、固定对象、指定同层关系、禁布、测试点及原生 DRC。整板图、局部图和审核标注应来自同一版本，失效的通道示意不沿用。
|