hardware-development/references/circuit-design.md

电路设计与审查

需求和架构

从已有资料提取供电范围、负载峰值、接口电平/速率、环境温度、板框与安装、成本和可采购性等适用约束。每个关键指标对应可测验收条件；缺失项按影响记录，不为小改动要求重做整套规格书。

需要架构方案时，给出电源树和信号接口关系，解释决定选型的差异。预算覆盖稳态、启动及瞬态负载，使用可追溯输入。对不涉及的射频、高压、高速等专项不展开通用清单。

器件与电路

完整新建原理图的分阶段输入和交付见 三阶段原理图开发。接口同时核实名称、用途、方向、电平及默认状态；附件中的参考命名或建议不能覆盖用户已确认的功能要求。

• BOM 按位号、数量、数值、精度/额定值、完整料号、封装、DNP 与替代条件记录。区分电气数值与封装名称；替代料核对引脚功能、供电、时序、热性能和尺寸，不能仅看封装相同。
• 电源核对输入范围、输出误差、启动时序、使能/掉电状态、反灌路径、稳压器稳定性所需电容及热耗散。最坏工况应计入适用的容差、温度及直流偏压影响。
• 数字接口核对双方 VIH/VIL、VOH/VOL、绝对额定值、上拉电压、开漏/推挽、掉电容忍、启动绑带、复位和调试访问。
• 模拟接口核对共模范围、输入摆幅、偏置/阻抗、参考源、滤波与采样要求。不要用典型参数承诺全温性能。
• 对外接口按使用环境核对连接器视图与脚序、屏蔽/地、ESD 和浪涌路径。有关标准或认证的结论必须依据适用版本和实际验证。

审查输出

原理图重排、重新连线及符号显示调整，按 EDA 与 PCB 检查连接等价；页序与交付按 工程基准与交付 核查。

每条问题写明位号/网络、现有连接、证据、可能后果、建议动作及验证方式。区分确定错误与需补充资料的疑点，优先报告可能损坏器件、无法启动或需要改板的问题。修改后复核受影响接口，不能用增加 PWR_FLAG、删除网络或屏蔽告警替代查明根因。

电源时序与兼容预留

• 不能仅凭电压或“先上某电源”认定时序合格；核对适用的斜率、间隔、掉电、复位、时钟和反灌条件。RC 延迟与 LDO 输出放电不等同于全工况时序保证。
• 区分工作必需电路、厂家兼容预留和项目自选扩展。引用预留条款时说明适用型号、目的和条件，不把单一器件的兼容要求推广到所有设计。
• DNP 表示不装配而非删除；注明用途、启用条件、互斥关系及需联动修改的软硬件配置。是否保留 PCB 位置取决于工程及变体定义，不可一概推断。
• 默认装配变体需独立检查供电跳线、上拉、地址绑带等选配关系。完整网表及 ERC 可能包含不装配器件，不能据此认定默认装配下的电路已正确工作。
• 电压值有资料依据不代表稳压器订货型号已确定；未确认的具体料号只能作为审核模板，不可采购放行。厂家兼容建议不自动增加 FAE 审批节点，应说明采用或不采用的影响，关键未知项按实际风险处理。

原理图可读性

• 默认使用中文功能说明、设计注意事项及装配说明，保留型号、位号、引脚编号、网络名和标准缩写；项目既定语言要求优先。
• 完整新建模组默认在独立首页绘制可编辑逻辑框图，表示供电、信号方向及对应电路页。双向通信与单向控制分开表达，框图使用图形对象，不引入虚假电气网络。既有工程的小改动不强行新增页面。
• 按电源输入、转换、输出与负载，或信号流向组织电路。去耦、滤波、上拉/下拉、反馈、使能、复位和定时器件靠近相关芯片引脚绘制并优先直接连线；跨页接口、公共电源和地可保留标签。
• 避免将所有器件画成孤立的“器件 + 两端标签”，也不为直连制造大量长线和交叉。导线不得穿过符号本体或覆盖字段，连接点与无连接交叉应明确；逐页检查文字、DNP 标记和标题栏遮挡。
• 原理图位置服务于阅读，不能据此认定 PCB 的电气或机械布局已经合格。