xufeng
be1f1e0ba4
Plan complete trunks before local junction edits, distinguish allowed pad/via right-angle entries from forbidden acute entries and trace right-angle bends, and retain separate centerline and physical copper evidence. Extend the review template and N17 case boundaries without claiming hardware validation.
80 lines
8.9 KiB
Markdown
80 lines
8.9 KiB
Markdown
# 大电流布局、采样与线形
|
|
|
|
## 先安排真实回路
|
|
|
|
在机械硬约束内，把功率端子、保护器件、MOS、分流器和负载接入组成短而清楚的载流路径，同时检查返回路径和回路面积。端子彼此靠近不能替代正确的电流顺序、间距与可焊接空间。
|
|
|
|
固定板框、安装孔和螺帽/垫片禁区时，区分全铜层禁铜、元件高度和装配空间。不能只检查孔中心或阻焊层。厚铜板的细间距、蚀刻、阻焊与孔环规则应来自板厂能力。
|
|
|
|
布局时同步预留 Kelvin 通道、驱动栅极回路、MCU 晶体/去耦、电源滤波及通信出口。先解决这些回路，再布普通信号；局部优化检查是否把另一条关键回路挤长或割断参考地。
|
|
|
|
多层功率板先标出各层的载流通道、换层入口和局部最窄截面，再安排控制电源、门极和温度检测等辅助信号。辅助信号及其过孔尽量沿控制区或载流通道边缘组织；不能为让某条小信号更短，把主要铜区贯穿割断。移开过孔、合并或加宽铜区后，重新覆铜核对每层实际连通区和最窄截面，并确认驱动、采样和参考地仍满足要求。
|
|
|
|
## 开尔文取样
|
|
|
|
1. 按分流器资料确认两个载流端和两个采样端。四端器件从专用 sense 焊盘出线；两端器件从厂家规定的校准/取样位置引出，不能把固定的“内侧中心”套用于所有封装。
|
|
2. 两条采样线各自从取样点到输入滤波和 AFE/放大器引脚，避免与负载路径共享一段铜。核查铜面和焊盘直接搭接，不能只看网名或中心线端点。
|
|
3. 采样对短而靠近、受扰条件尽量一致，远离开关节点、栅极驱动及大电流突变区；换层必要时一并审核过孔、回流和寄生影响，不机械强制等长。
|
|
4. 输入电阻/滤波电容的位置和阻值按 AFE 推荐电路安排，检查滤波差异、偏置误差与保护动作延迟。不要随意加大 RC 来掩盖布局噪声。
|
|
5. 检查 MCU 地、UART/下载器地、屏蔽、安装件和外部线束是否产生分流器旁路。适用时保护采样通道，防止重新覆铜后并入载流铜路。
|
|
6. 记录真实端点链、层、过孔及最终覆铜图。几何“靠近分流器”不等于实现了独立取样。
|
|
|
|
寄生串联电阻会影响低阻分流器测量，厂商说明见 [TI SBOA170D](https://www.ti.com/document-viewer/lit/html/SBOA170D)。低边采样的局部地压降及取样布局，可参考 [TI SSZT805](https://www.ti.com/document-viewer/lit/html/SSZT805/GUID-5F278960-BA94-4362-9099-87ABC753A4D6)。这些原则需结合所用 AFE 和分流器的准确资料落地。
|
|
|
|
## 晶体、去耦与参考地
|
|
|
|
把晶体、负载电容和 MCU 引脚当作一个布局单元，尽量减小敏感回路；不要普通信号布完后再补晶体。核对准确晶体料号的 CL、ESR、驱动限制，以及芯片内部电容和寄生；外接电容数值不直接等于有效负载电容。
|
|
|
|
按厂商布局要求核查相邻参考地、接地连接和敏感区域，包含负载电容支路及其回流。厂商对晶体下方有专门禁铜/铺铜要求时遵循该要求，不能把“所有晶体下方都满铺地”定为通用规则。
|
|
|
|
关键线换层或跨分区后，检查实际参考层的连续铜、窄颈、孤岛和回流连接。覆盖率是几何指标，应报告未覆盖的实际位置/长度及是否违反器件要求；不能只凭高覆盖比例宣称抗干扰合格。
|
|
|
|
## 走线形态与拓扑
|
|
|
|
### 先整条路径，后局部接入
|
|
|
|
从用户指定的权威版本和手工示范提取主干走向、转折及分支方式。先沿网络端点梳理整条路径，在已授权范围内安排主干、分支和换层点，再处理焊盘/过孔接入；不要逐个拐点挪动，留下新的小斜线、碎折或绕行。示范局部与明确规则冲突时保留其意图，按规则修接入；不能把示范中的偶然缺陷复制到整板。
|
|
|
|
默认优先直线、清楚的主干和必要分支，用 45°方向的钝角过渡或相切圆弧转弯；删除无意义折返、锯齿和重复路径。用户要求水平、垂直和 45°走向时按该集合验收，不能用任意小角度斜线凑出合格接入角。其他项目的合理斜直线可保留，不强行拆成阶梯。路径缩短服从载流、回流、阻抗和敏感通道要求；没有搜索或证明依据时只报告减少绕行，不声称全局最短。
|
|
|
|
### 角度规则与三个检查对象
|
|
|
|
本技能默认：**所有焊盘和过孔接入点允许直角、禁止锐角；走线拐角严格禁止直角和锐角。** 这是设计验收约定，不表示所有直角都会引起电气失效；当前项目的明确要求优先。
|
|
|
|
| 对象 | 默认判定 | 检查重点 |
|
|
|---|---|---|
|
|
| 走线自身的转弯，以及焊盘/过孔之外的线对线接入 | 内夹角应大于 90°，直线延续为 180° | 区分整段方向与局部转角；线对线分叉不套用焊盘/过孔例外 |
|
|
| 焊盘/过孔处的外露走线接入、多臂连接 | 允许 90°，禁止小于 90° | 多臂按从接点向外的走线方向逐对测量；单臂不虚构第二条中心线，另查外露铜边缘 |
|
|
| 最终实际铜边缘 | 检查锐角、凹口、细颈及制造间距 | 在上述中心线检查之外检查最终铜形；焊盘本体轮廓不当作走线拐角 |
|
|
|
|
走线方向、中心线接入角、实际铜边缘分别给结果，不能以一个“零违规”代替三项。圆弧按接点切线检查，不用弦方向代替；数值容差只用于坐标舍入，不把实质锐角判为直角，也不把 90°转弯判为钝角。焊盘和器件轮廓自身的直角、圆形铜的离散边缘不混入中心线统计；忽略区仅覆盖实际接入区域。
|
|
|
|
对极短倒角和连续短段放大审核，防止用微小倒角掩盖折返。短段只是复核候选，正常扇出和有用途的倒角不是自动违规；记录筛选阈值、坐标精度、对象范围及判定理由，不把某块板的阈值设成通用标准。
|
|
|
|
### 铜倒角的使用边界
|
|
|
|
需要改善实际铜边缘时，可使用当前 EDA 支持并能保留网络、间距规则的原生铜倒角/泪滴或局部铜区。它只改变铜形，不能把不合格的中心线夹角改记为合格；也不能为了角度统计好看，把笔直主干弯成不规则接入。
|
|
|
|
先修路径，再判断是否需要附加铜。使用后重新覆铜、保存、回读，核对网络归属、间距、禁布/禁铜区域和敏感参考地。不能利用对象类型差异绕过功能性禁区。工具对铜图形或局部铜区的连通语义不同，应保留告警，并用原生连通性核对；图形带有网名不等于被所有工具识别为电气连接，不能让不被识别的图形承担唯一导电路径。制造输出阶段还需在实际导出铜层中确认其保留。
|
|
|
|
### 按网络功能整理
|
|
|
|
同网整理按功能区分：
|
|
|
|
- 简单点到点信号：删除无功能支线、重叠段、意外闭环及并行绕行，重新检查真实铜接触。
|
|
- 多端信号和栅极总线：建立明确主干，合理分支；栅极阻尼、回流和动态对称性按电路要求保持，不能为美观合并掉独立栅极电阻。
|
|
- 主功率/地：保留经过核算的并联层、过孔阵列和铜面网格。合并加宽应重查间距、入口电流分配与热影响，不能套用“所有网络只允许一条路径”。删除被覆铜覆盖的细线前，确认它在最终填铜中确实冗余；删除后重新填铜并核对实际连接、入口及截面，不能凭未填充的铜区轮廓判断。
|
|
- 测试点、终端、补偿和调长：按实际功能判断，不能把有用途的分支或曲线自动当冗余。
|
|
|
|
自动布线导入后核对固定器件、焊盘、网络和受保护关键线。工具若反复碎折或绕行，定位拥塞和不合理约束，再局部重布或调整已获授权的布局；不降低线宽/间距规则换取完成率。
|
|
|
|
按功能区域或网络批次修改并检查，发现新问题先定位当前批次；最后对同一保存版本做整板复核。过孔总数相同不代表位置未变，要记录实际位移、孔径、网络和接入层变化。Kelvin、晶体、驱动和去耦路径若改变，比较端点、长度、层、过孔及实际回流/参考铜；若保持不动，则用对象对照证明，不靠口头声明。
|
|
|
|
## 线形检查的证据
|
|
|
|
使用同区域、同观察方向的前后图；注明板层、镜像及是否隐藏覆铜。拓扑以最终填铜后的实际铜连接为准，包含焊盘、圆弧和过孔搭接。
|
|
|
|
检查重叠、闭环和铜形孔洞时说明网络集合、面积阈值和排除对象，避免把正常钻孔、功率平面或地缝合当信号回路；限定区域的检查不能宣称覆盖整板。
|
|
|
|
分别报告线段数、实际中心线长度、过孔位移及增加的铜对象。删除覆铜内冗余对象造成的长度减少应单列，不能据此推断电阻或温升同比改善。把主要改善、代价及仍有疑问的位置逐项列出。
|