Add three-stage schematic workflow and readability standards

SKILL.md

@@ -1,11 +1,11 @@
 ---
 name: hardware-development
-description: 用于以 KiCad 为主的电子硬件开发，包括 Cadence/OrCAD 原理图转换、封装与网表核对、PCB 功能布局、布线验收、DRC 和 Gerber 制造交付。适用于已有电路的实施与审查，不用于纯软件或说明性框图。
+description: 用于以 KiCad 为主的电子硬件开发，包括需求与逻辑框图、符号及 PCB 封装库、详细原理图设计、Cadence/OrCAD 转换、网表核对、PCB 功能布局、布线验收、DRC 和 Gerber 制造交付。适用于新建电路及已有工程的实施与审查，不用于纯软件或与实际电路开发无关的说明性框图。
 ---
 
 # 硬件开发
 
-跨项目复用的硬件开发方法，以 KiCad 为主要执行工具，支持 Cadence/OrCAD 等既有电路输入。默认中文，交付可编辑工程、可追溯依据和实际验证结果。具体料号、尺寸、层叠、资料范围和当前进度来自本项目，不从历史案例继承。
+跨项目复用的硬件开发方法，以 KiCad 为主要执行工具，支持 Cadence/OrCAD 等既有电路输入。默认中文，交付可编辑工程、可追溯依据和实际验证结果。具体料号、尺寸、层叠、资料范围和当前进度均由当前项目确定。
 
 ## 开始工作
 
@@ -17,28 +17,40 @@ description: 用于以 KiCad 为主的电子硬件开发，包括 Cadence/OrCAD
 
 ## 设计依据
 
+完整新建原理图按“需求与逻辑框图 → 符号及 PCB 封装库 → 详细原理图”组织，读取 [三阶段原理图开发](references/schematic-stages.md)。阶段不是自动增加的审批节点：仅在用户要求逐阶段审核时暂停，已有连续工作授权不重复确认。已提供资料优先复用，小改动只补齐相关输入。
+
+默认使用中文注释；完整新建模组在独立首页绘制可编辑逻辑框图，芯片外围按功能分组并优先直接连线，跨页接口及公共电源、地可保留标签。项目明确要求可覆盖默认值，既有工程仅按授权范围调整，详见 [电路设计](references/circuit-design.md)。
+
 - 器件结论以确切料号、封装后缀和厂商数据手册版本为依据，记录链接或本地文件及页码/章节。选型涉及现价、库存、生命周期时核实日期与来源；不能联网则标为待核实。
 - 区分推荐工作条件、绝对最大额定值和典型参数。关键电源、热耗散、接口电平和容差计算写明输入、单位、公式与裕量依据，不将绝对最大值当设计工作点。
 - 将“已确认”“设计假设”“待验证”分开。仿真、ERC/DRC、几何检查和实测分别支持不同结论，不能互相替代。
 
 ## 按任务读取
 
+PCB 设计流程同时使用 **kicad-mcp-pro 与 KiCadRoutingTools**，按 [两工具协作](references/kicad-toolchain.md) 选择各阶段操作并核对同一工程版本。两者必须参与适用的工程核查与布线/验收，不能仅提及工具名称而不执行；纯审查不因此启动修改，未到布线阶段不为使用工具而重布。
+
+双层板参考 Sensor 基础要求，四层板参考 IPC 摄像机基础要求；摄像机模板的数值默认值仅用于相应摄像机设计，其他类型硬件只沿用通用方法及适用条款。当前项目明确要求优先，模板中的“开始布局/走线/输出 Gerber”不构成当前操作授权。先读 [摄像机共同规则](references/camera-common.md)，再按层数读取对应模板；没有的接口记为不适用，不新增电路。
+
 | 任务 | 参考文件 | 主要产出 |
 | --- | --- | --- |
 | 开始、恢复、重跑脚本、阶段交付 | [工程基准与交付](references/project-workflow.md) | 来源与约束、版本基准、可复核交付 |
+| PCB 工具初始化、切换与验证 | [两工具协作](references/kicad-toolchain.md) | 工程绑定、能力核查、运行环境及交接证据 |
+| 摄像机 PCB 的共同约束 | [摄像机共同规则](references/camera-common.md) | 默认值、最新覆盖条款、3W 与邻层矩阵 |
+| 双层 Sensor 板 | [Sensor 双层模板](references/sensor-2layer.md) | 固定布局、双层参考地、供电与分组包地 |
+| 四层 IPC 摄像机板 | [IPC 四层模板](references/ipc-4layer.md) | 叠层、功能布局、接口及项目特殊结构 |
 | 需求、选型、原理图、电路审查 | [电路设计](references/circuit-design.md) | 约束、计算、器件依据、原理图或问题清单 |
+| 完整新建原理图、三阶段资料准备 | [三阶段原理图开发](references/schematic-stages.md) | 各阶段输入、成果、审核重点和资料模板 |
 | 转换、网表、封装入库 | [EDA 与 PCB](references/eda-pcb.md) | 原生工程、逐脚差异、本地库 |
 | 功能单元、接口、电源、测试点布局 | [布局与审核](references/layout-review.md) | 分组和端点表、通道预检、布局验收 |
 | 布线、差分、覆铜、DRC | [布线与电气验收](references/routing-validation.md) | 真实路径、参考地、载流与开路检查 |
-
+| 局部工艺例外、电源铜面、接地修复的实例对照 | [Sensor R6～R10 经验与边界](references/sensor-routing-lessons.md) | 方法依据、项目参数、原始检查与例外核对 |
-仅在需要追溯经验时读取 [LYT70-AI 过程提炼](references/lyt70-ai-lessons.md)；[早期 LY-SM-YT70 会话记录](references/ly-sm-yt70.md)仅用于原任务历史追溯。两份记录不能相互覆盖，更不能赋予读取当前项目禁止资料的权限。
 
 ## 执行原则
 
 - 满足机械、电气硬约束后，优先保证功能单元、接口关系、局部回路及可布线通道，再优化距离；原理图页名、公共地或共享电源不能单独决定器件归属。
 - 局部优化同时报告收益和代价，检查邻近单元与已验收约束。二维投影、热源间距及示意线都只是布局证据，不代表真实线长、温升或连通。
 - 对验证结果有冲突时回到同一版本、同一端点和同一测量口径查明原因；不选取更好看的数值作为结论。
-- 实际采用 KiCadRoutingTools 且环境提供 `kicad-routing-tools` 技能时读取它处理启动器和版本参数；本技能负责工程约束与独立验收，不硬编码机器路径或复制整套路由器操作说明。工具不可用时按实际能力选择方法并说明限制。
+- 根据本机实际可用的工具选择执行方法，运行前核实版本、参数和输入输出范围，完成后按本技能的要求独立验收。
 
 ## 文件与验证
 

references/camera-common.md

@@ -0,0 +1,54 @@
+# 摄像机 PCB 共同规则与最新覆盖关系
+
+适用于 [Sensor 双层模板](sensor-2layer.md) 和 [IPC 四层模板](ipc-4layer.md)。依据为两份本地设计要求及 2026-09-14 用户对技能更新的明确确认。当前项目明确的制造、电流、接口和机械要求优先；保留来源和覆盖关系，不把模板参数解释为通用工业标准。原文接口要求仅在该接口存在时启用。
+
+## 用户确认的默认值
+
+| 对象 | 两套摄像机模板默认要求 | 验收要点 |
+| --- | --- | --- |
+| 最小线宽/铜间距 | 均为 0.127 mm | 是制造下限，不能代替电源、阻抗或接口更大的目标宽度 |
+| 过孔 | 外径 0.4 mm，钻孔 0.2 mm；禁止焊盘上过孔 | 检查全部过孔及铜环与焊盘重叠，不只检查中心点；按实际孔距规则验收 |
+| 5V 换层 | 每处至少三个有效并联电源过孔 | 电源输出也按原文至少三个并结合载流留余量；每孔在换层两侧实际接同一电源铜，不用悬空孔凑数 |
+| MIPI | 对内误差 ≤5 mil（0.127 mm），组间目标误差 ±25 mil（0.635 mm）；同步等距、少换层、包地 | 定义组间目标；若没有另定目标，可用六根线最大差 ≤0.635 mm 作保守比较并说明口径 |
+| MIPI 调长 | 尽量靠近传感器引脚端，共同蛇形后仅较短成员独立补偿；蛇形倒圆角 | 固定布局下先预留通道，不能为补偿封死邻脚；焊盘逃线和端部散开单列 |
+| GND | 默认不手动拉 GND 走线，保留给铺铜及缝合过孔；明确授权的局部短连接作为限定例外 | 以实际填铜后的主地连通、孤岛和参考面验收；例外不扩展到整板 |
+| 转角 | 走线不出现直角或锐角 | 检查真实连接处和分支；圆弧接点按切线检查 |
+
+圆角共同转弯使用同心圆弧或经验证的等距偏移曲线；圆角不是给两根线任意设相同半径。具体构造与验收见 [布线与电气验收](routing-validation.md)。不给所有板指定本次案例的圆角半径或铜间距 0.133 mm；差分耦合间距须结合当前规则及叠层确定。
+
+默认制造下限与局部授权例外分开维护，线宽例外不自动扩大到间距例外；具体实施见布线验收的“密集扇出与局部规则例外”。默认 Sensor 端调长在当前用户明确允许换端时可调整，不能以旧模板覆盖新要求。
+
+## 3W 的确定口径
+
+**相邻蛇形回折段的中心线距 ≥3W**，不是铜边距 ≥3W。W 为被检查走线宽度；不同宽度组合保守取较大者并记录。等宽直线时，这对应铜边距 ≥2W。检查回折相邻平行段的实际距离，圆弧处另检查最小铜间距。
+
+差分 P/N 的正常耦合间距不套用回折段 3W 隔离要求；不同回折之间仍须核对最近的导线中心距，不能仅检查差分对中心路径距离。不同总线、干扰与敏感网络优先 GND 隔离，空间有限采用 3W 隔离检查时同样注明中心线距口径，不能把 3W 当作已验证的串扰或 EMI 指标。
+
+## 相邻层规则矩阵
+
+以下条款取代两份文档对 MIPI/MCLK 的全面禁交叉旧条款，并同时用于双层和四层。未被本矩阵明确豁免的相邻层网络组合继续保留原文禁交叉/平行要求；敏感对象是重点检查对象，不能据此放开普通 IO 之间等未豁免组合。由实际铜层顺序确定“相邻层”，不能将所有不同层混为相邻层。
+
+| 被保护对象 | 相邻层交叉 | 相邻层平行及参考地 |
+| --- | --- | --- |
+| MIPI | 禁止与 I2C、MCLK、2.8V 网络交叉；普通 IO 或除 2.8V 外电源确需交叉时必须正交；其他高速/敏感网不因未列名而自动豁免 | 禁止平行耦合；优先保证完整 GND 参考面，最少换层 |
+| MCLK | 可与其它网络交叉，但与 MIPI 的禁止关系仍有效 | 禁止相邻层平行走线，全程包地，尽量完整参考地；优先正交以减少重叠 |
+| 晶振、电感区域及其它时钟、PWM、I2S、I2C 等敏感通道 | 依原文保护区禁止其它走线交叉；不封死器件自身必要连接 | 禁止相邻层平行侵入保护区，按功能和实际回流范围检查 |
+
+保护约束取交集：某网络允许交叉，不解除另一网络明确的禁止。普通 IO/电源豁免不能覆盖 I2C、时钟等受保护身份。双层 F.Cu/B.Cu 互为相邻层；四层 L4 的直接邻层为 L3，L2 整层 GND **不能自动证明 L4 高速线具有完整相邻参考地**，须检查 L3 对应区域并预留地铜/调整通道。
+
+按实际信号作用识别豁免：GPIO 承载 PWM 时仍是敏感/干扰信号，不能按普通静态 IO 允许其与 MCLK 交叉。未知的 VREF 等模拟参考网络也不能自动豁免。MIPI 差分组间的隔离通道只用于 GND 铜/缝合孔，不穿入其它网络走线；核查源端、主通道和连接器端，并与相邻层规则分别验收。
+
+检查表记录对象、层对、网络类别、交叉角、平行重叠长度、铜边距离及参考地范围；中心线投影只作筛查，最终还需考虑铜宽、圆弧和实际填铜。未规定的平行筛查距离、角度容差作为测量参数显式报告，不能把案例用过的 0.6 mm 当安全标准，也不能以范围外未查到推断全程合格。
+
+## 共用接口与载流要求
+
+- MIPI 远离 DC-DC 电感、开关噪声、功放、麦克风音频；高速差分不与开关电源走线平行耦合。分组包地方式按各层数模板。
+- Sensor MCLK、TF 卡 CLK、Flash 等时钟全程包地；不同总线及干扰/敏感信号之间优先地隔离。
+- 射频天线通路要求 50 Ω 单端阻抗、线宽 ≥0.4 mm、全程包地、不换层。四层原文的“隔层参考 GND”须结合实际参考层、介质、其它铜层避让和阻抗计算落实；不能将 ≥0.4 mm 当作 50 Ω 的证明，二层不套用四层层号。尺寸与阻抗无法同时满足时列出具体冲突，不默改参数。
+- 灯板供电满足 1 A；5V、1 oz 铜厚的 IR_CUT 输出线宽 ≥0.4 mm，同时核对真实电流路径。电源主干、细颈和过孔按模板电流、铜厚及温升/压降依据设计，不能只看线宽下限。
+- 网络滤波器至 RJ45 端通路的表层 GND 净空；PoE 时该部分走线宽 ≥0.3 mm。识别隔离侧，不能因通用包地规则将应净空区域填地。
+- RMII、SPI、SDIO、eMMC 数据接口尽量等长；没有时序预算时不能编造数值或宣称时序通过。
+
+## 交付闭环
+
+布线、地铜与缝合过孔应联合规划。可在铺铜前做预检，但必须在最终填铜、保存和原生回读后复查连通与 DRC；不能以“加地孔→DRC→铺铜→保存”的中间检查替代最终验收。布局不变量、差分/3W/圆角、载流/过孔、参考地/邻层约束分别列符合、未符合、未验证或不适用。局部修改完成不能掩盖整板待办；已有可执行的授权修复继续推进。仅在本次阶段确为审核时交付标识清楚的审核稿，生产输出按 [工程基准与交付](project-workflow.md) 执行。

references/circuit-design.md

@@ -8,6 +8,8 @@
 
 ## 器件与电路
 
+完整新建原理图的分阶段输入和交付见 [三阶段原理图开发](schematic-stages.md)。接口同时核实名称、用途、方向、电平及默认状态；附件中的参考命名或建议不能覆盖用户已确认的功能要求。
+
 - BOM 按位号、数量、数值、精度/额定值、完整料号、封装、DNP 与替代条件记录。区分电气数值与封装名称；替代料核对引脚功能、供电、时序、热性能和尺寸，不能仅看封装相同。
 - 电源核对输入范围、输出误差、启动时序、使能/掉电状态、反灌路径、稳压器稳定性所需电容及热耗散。最坏工况应计入适用的容差、温度及直流偏压影响。
 - 数字接口核对双方 VIH/VIL、VOH/VOL、绝对额定值、上拉电压、开漏/推挽、掉电容忍、启动绑带、复位和调试访问。
@@ -16,4 +18,22 @@
 
 ## 审查输出
 
+原理图重排、重新连线及符号显示调整，按 [EDA 与 PCB](eda-pcb.md) 检查连接等价；页序与交付按 [工程基准与交付](project-workflow.md) 核查。
+
 每条问题写明位号/网络、现有连接、证据、可能后果、建议动作及验证方式。区分确定错误与需补充资料的疑点，优先报告可能损坏器件、无法启动或需要改板的问题。修改后复核受影响接口，不能用增加 PWR_FLAG、删除网络或屏蔽告警替代查明根因。
+
+## 电源时序与兼容预留
+
+- 不能仅凭电压或“先上某电源”认定时序合格；核对适用的斜率、间隔、掉电、复位、时钟和反灌条件。RC 延迟与 LDO 输出放电不等同于全工况时序保证。
+- 区分工作必需电路、厂家兼容预留和项目自选扩展。引用预留条款时说明适用型号、目的和条件，不把单一器件的兼容要求推广到所有设计。
+- DNP 表示不装配而非删除；注明用途、启用条件、互斥关系及需联动修改的软硬件配置。是否保留 PCB 位置取决于工程及变体定义，不可一概推断。
+- 默认装配变体需独立检查供电跳线、上拉、地址绑带等选配关系。完整网表及 ERC 可能包含不装配器件，不能据此认定默认装配下的电路已正确工作。
+- 电压值有资料依据不代表稳压器订货型号已确定；未确认的具体料号只能作为审核模板，不可采购放行。厂家兼容建议不自动增加 FAE 审批节点，应说明采用或不采用的影响，关键未知项按实际风险处理。
+
+## 原理图可读性
+
+- 默认使用中文功能说明、设计注意事项及装配说明，保留型号、位号、引脚编号、网络名和标准缩写；项目既定语言要求优先。
+- 完整新建模组默认在独立首页绘制可编辑逻辑框图，表示供电、信号方向及对应电路页。双向通信与单向控制分开表达，框图使用图形对象，不引入虚假电气网络。既有工程的小改动不强行新增页面。
+- 按电源输入、转换、输出与负载，或信号流向组织电路。去耦、滤波、上拉/下拉、反馈、使能、复位和定时器件靠近相关芯片引脚绘制并优先直接连线；跨页接口、公共电源和地可保留标签。
+- 避免将所有器件画成孤立的“器件 + 两端标签”，也不为直连制造大量长线和交叉。导线不得穿过符号本体或覆盖字段，连接点与无连接交叉应明确；逐页检查文字、DNP 标记和标题栏遮挡。
+- 原理图位置服务于阅读，不能据此认定 PCB 的电气或机械布局已经合格。

references/eda-pcb.md

@@ -2,12 +2,16 @@
 
 ## 转换及连接一致性
 
+以下规则同样适用于原理图重排、重新连线及符号替换。仅改善图面时，以修改前有效工程为基准，使用原生工具独立导出修改前后网表；有意的电路变化单独记录，不混入纯排版改动。
+
 1. 确认源格式、单位、层级、符号库和目标 EDA 版本；保留源文件，生成可重开且依赖完整的目标工程。
 2. 建立位号、单元、引脚号到封装焊盘号的映射。依据实际料号的数据手册及封装视图核实 B/C/E、G/S/D、连接器镜像和裸露焊盘；没有证据的映射单列待确认。
 3. 以每个网络的 `(位号, 引脚/焊盘号)` 成员集合比较拓扑，单独报告同连接异名网络、连接差异、未分配网络的焊盘、明确 NC 和缺失引脚。重复编号焊盘按其电气含义归组，多单元符号考虑单元与隐藏电源脚。
 4. 元件数量、网络数量相同不能证明连接一致。检查 Value、Footprint、料号、DNP、层级路径和库关联；同步前预览可能的重建或重编号影响。
 5. 从 PDF 或图片恢复时逐页核对连接点、跨线、隐藏电源和跨页标签。OCR 与视觉近邻只提供候选，不能据此宣布电气等价。
 
+为阅读调整符号引脚显示位置时，保持引脚编号、名称、电气类型及封装映射，并核对项目库与嵌入符号一致。分别检查符号、PCB 焊盘几何和完整采购型号，不能用其中一项通过代替其余检查。比较网络数量时区分有效网络、不连接引脚和虚拟标记；连接等价与图面可读性分别验收。
+
 ## 板载封装入库
 
 从 PCB 提取封装时，同名实例可能已独立修改。先比较几何、焊盘和属性；未经等价核对不要按名称去重。可按“原封装名__位号”分别保存到项目 `.pretty` 库，生成位号对应表，用原生库读取核对焊盘编号、数量及几何。注册到项目 `fp-lib-table` 并使用项目相对路径。仅导出库时不改原 PCB；需要重关联时再同步实例及原理图字段。

references/ipc-4layer.md

@@ -0,0 +1,64 @@
+# IPC 摄像机四层 PCB 模板
+
+先执行 [摄像机共同规则](camera-common.md)，再应用本文件差异。依据是摄像机设计模板，不能把其具体位号和截图位置推广到其它四层硬件。
+
+## 依据
+
+来源：`F:\徐\kicad示列\LYT70-AI\IPC摄像机PCB设计要求.txt`。
+2026-09-14 读取的 SHA256：`3A305705E7DF0CFB1E13D253DF147DFFFB0EB9FE276D9ED4A322ECB225F5FCB9`。
+本文件保留来源基础要求及适用边界；当前用户明确要求覆盖旧条款，尤其是共同规则中的邻层矩阵。原文“开始布局/走线”不自动授权当前任务修改。
+
+## 叠层与参考地
+
+| 层 | 来源安排 |
+| --- | --- |
+| L1 / TOP | 主控、电源芯片、电解电容、网络滤波器、TF 卡座等较大器件 |
+| L2 | 完整 GND 层，不走其它网络走线 |
+| L3 | 普通信号与电源 |
+| L4 / BOTTOM | 图像传感器及其它电阻、电容等小器件 |
+
+L2 的完整地要求与必要过孔避空分别检查，不能在该层穿入信号来解决拥塞。L3 允许普通线不等于可占用 L4 高速线的参考地区域；为 L4 MIPI/时钟等保留 L3 对应地铜，或根据实际叠层和授权调整通道。L2 不能自动替代 L4 的相邻参考地验收。
+
+## 布局要求
+
+按 [布局与审核](layout-review.md) 建立功能单元与真实焊盘关系，然后落实以下模板约束：
+
+- Sensor 光学中心和出图上下方向对应当前机械/光学基准；不得继承其它项目坐标。主控、Sensor、TF、SIM 尽量拉开距离，兼顾高速通道和电源回路，避免热源影响。
+- 功放和扬声器接口远离高速及麦克风；模拟单元集中，数字线不横穿模拟区；高电压与信号区域分开。
+- 时钟器件靠主控且同层；4G/Wi-Fi 天线区靠板边。电源、灯板、网口、马达、功放、IR_CUT 接口靠板边，并靠对应输入/输出单元。
+- 优先依据主控 MIPI、USB、DDR、RF、麦克风、喇叭实际出线方向安排单元，预留通道；MIPI 相关器件就近、接收匹配靠接收端，并远离电感/开关噪声。USB2 ESD 靠接口。
+- 功能单元保持完整、相邻，按真实焊盘与输入保护→转换/驱动→输出滤波顺序优化；不因公共电源而混放不同支路，不只比较器件中心距。Flash 靠主控 SPI 出线侧，配套器件按作用安排。
+- ESD/TVS 按网络及隔离侧靠对应入口，尤其 TF；背面保护预留就近换层和回流。不将续流二极管、源端电阻误作接口保护，不新增原理图没有的功能。
+- 每路 DC-DC 芯片、电感、输入/输出滤波、FB/控制独立成组；电源芯片间留区分空间。短 SW/LX，输出面向主控相应供电脚，按前后级关系预留分配；FB 远离本路和相邻 SW/电感。
+- DC-DC 尽量靠主控供电脚；LDO 与本路滤波/使能整体避开主控和 Sensor 热源。负载去耦仍靠负载；电源输入/输出滤波尽量同层且靠对应节点，其 GND 端靠本路实际回流脚，兼顾两端回路。
+- 主控各电源脚按原有去耦数量就近安排一大一小电容，至少一个就近；不能为满足模板擅增电容或改原理图。核对每个封装与实际器件规格书。
+- 元件距螺丝孔 ≥2 mm、距板边 ≥1 mm，不进入禁布/限高区域。孔间距原文未说明中心或孔边口径：按当前机械要求核对；未知时记录保守外形/孔边筛查口径，不能宣称已确认安装配合。固定连接器等冲突需明确列出，不能删除规则掩盖。
+- 所有电气测试点在 TOP，靠对应电源输出；GND 测点与输出点便于配对，电气测点中心距 ≥2 mm。检查跨面来源候选时也按该中心距；Mark 与电压/GND 点按属性区分，Mark 尽量分布四角，避孔、接口、板边并检查识别空区及钢网。
+- 布局完成检查器件重叠、间距、禁区、单元和测试点约束并保存；后续布线授权以当前请求为准。
+
+## 四层接口与电源
+
+- USB2 D+/D− 等距，对内长度误差 ≤5 mil（0.127 mm），少换层，蛇形 3W 和完整相邻参考地按共同规则。
+- MIPI 对内/组间要求同共同规则；优先分组包地，空间有限可整组包地，须报告采用范围及实际回流连接，不把这一例外解释为无需组间检查。
+- 麦克风及喇叭 DAC 音频全程包地，相邻层完整参考地，线宽 ≥0.15 mm；功放喇叭输出 ≥0.8 mm。5V/1oz 条件下马达输出 ≥0.4 mm；灯板、IR_CUT、RF、PoE 及其他总线按共同规则。
+
+| 电源 | 来源目标电流 |
+| --- | ---: |
+| 0.9V | 1.5 A |
+| 1.35V | 1 A |
+| 1.8V | 500 mA |
+| 2.8V | 500 mA |
+| 3.3V | 1 A |
+| 5V | 2 A |
+| 12V | 1 A |
+| 48V | 0.35 A |
+
+电流表是该模板的默认负载要求，不替代实际负载、铜厚、温升及压降设计。
+
+## 项目特殊结构与位置
+
+来源要求主控下方预留直径 3 mm 接地散热通孔、背面合理阻焊开窗。**保留为 IPC 项目特殊结构要求，使用模板时必须核对并落实适用性**：明确封装底部结构、GND 身份、机械/电气间距、孔是否镀铜及散热依据；不能直接在任意主控焊盘阵列下开 3 mm 孔，也不能把它混同普通 0.4/0.2 mm 过孔。其它项目按实际封装、机械及散热条件确定。
+
+来源中的 U6/U13/U14 整组 LDO 避热、L5/L6 与 J3 就近、J3 移至指定截图 BOTTOM 镜像右下板边，属于 LYT70-AI 项目。该项目恢复时读取原图/当前要求落实；其它项目只复用功能和距离原则，不复用位号、坐标或镜像方向。具体光学坐标同理。
+
+交付前按共同规则完成最终填铜、连通、原生及独立 DRC、关键电气与机械核查。输出阶段和未完成问题见 [工程基准与交付](project-workflow.md)。

references/kicad-toolchain.md

@@ -0,0 +1,33 @@
+# KiCad MCP Pro 与 KiCadRoutingTools 协作
+
+用户指定 PCB 设计过程中使用这两个工具。本文件规定分工和工程交接；路由参数的完整说明按需读取本机 [kicad-routing-tools 技能](D:/AI软件/codex-skills/kicad-routing-tools/SKILL.md)。路径或版本变更时核实实际安装，不从旧记录推断能力。
+
+## 分工与入口
+
+| 工具 | 用途 | 本机入口 |
+| --- | --- | --- |
+| kicad-mcp-pro | 工程信息、原理图/PCB/规则/叠层核查；能力与授权允许时进行布局及局部编辑；原生检查、审核和制造输出 | 已注册的 `mcp__kicad__…` 工具；服务程序 `D:\AI软件\kicad-mcp-pro\.venv\Scripts\kicad-mcp-pro.exe` |
+| KiCadRoutingTools | 网络检查、扇出、单端/差分布线、调长、覆铜相关操作、独立连通性与几何 DRC | `D:\AI软件\codex-skills\kicad-routing-tools\scripts\krt.ps1` |
+| KiCad 原生 CLI/API | 保存后原生回读、填铜与 DRC；两工具未覆盖的必要局部几何处理 | `C:\Program Files\KiCad\10.0\bin\kicad-cli.exe`；专用 pcbnew Python |
+
+2026-09-14 实测 MCP 3.34.3、KiCad CLI/IPC 10.0.3，服务当时为只读模式；这是环境快照，不能作为以后写操作已启用的依据。调用 `kicad_get_version`、必要时 `kicad_get_server_info` 核查能力/模式；用 `kicad_set_project` 绑定已确认的 PCB/原理图路径，再取工程信息及 `project_get_next_action`。工具建议不能覆盖用户限定的阶段。发现的工具元数据、调用参数和运行时能力优先于静态工具清单。
+
+KiCadRoutingTools 本机版本 0.22.0，根目录 `D:\AI软件\KiCadRoutingTools-0.22.0`，Python 为 `D:\AI软件\kicad-routing-env\Scripts\python.exe`。通过 `krt.ps1` 使用 KiCad Python 3.11 和正确路径；不要混用 MCP 的 Python 3.13 环境。命令使用绝对路径并对路径、网络通配符加引号；先读相应命令帮助。
+
+## 同一工程的交接
+
+1. 对齐 MCP 活动工程、GUI 实际打开的 PCB、磁盘输入和同名 `.kicad_pro`/`.kicad_dru`。已打开一块板不证明它就是请求对象；识别未保存状态，不覆盖用户编辑。
+2. 用 `copy_board.py` 成套复制到独立候选路径，并确认自定义规则和库依赖齐全。修改限定于授权对象；固定布局任务禁止调用布局优化器移动器件。
+3. 对同一工程可能写入的 GUI/MCP、CLI 布线、填铜、DRC 和保存串行执行。外部文件更新后重新加载/绑定并读回确认，再做下一次编辑；禁止用 GUI 旧内存板覆盖磁盘新结果。
+4. 原生工具缺少某类操作时，可在独立副本用版本匹配的 API 或经验证的文件变换完成必要几何工作。保留两工具的工程核查和独立验收，不以自编脚本全面替代它们。
+5. 某工具或能力不可用时报告具体原因和未执行项，继续无依赖且获授权的工作；不能假称调用成功，也不能将缺失验收记为通过。
+
+## 路由约束与最终验证
+
+- 指定线宽、线距、过孔时使用适当的 `--escalation off`。不采用默认降级来获得表面连通，不擅自启用 `--clearance-ceiling` 或 `--relax-drc-severities`。即使用 `--no-fix-drc-settings`，仍比较前后工程规则，0.22.0 可能写入输出工程下限。
+- 路由结束核查失败、开路、多端网络和实际铜连接，不以 routed 数量表示成功。
+- 对最终保存版本执行 KiCadRoutingTools `check_connected.py`、按实际项目规则配置的 `check_drc.py`，以及原生 KiCad 填铜后的 DRC。检查独立工具默认跳过的项目，例如焊盘到板边；由原生或其它适用检查覆盖并披露范围。
+- MCP 重新绑定最终结果，核对工程、叠层、规则和适用的原理图/PCB 一致性检查。MCP 若调用同一原生 CLI DRC，不算额外一次独立算法验证；不为凑次数重复同一检查。
+- 使用 pcbnew 时取运行时层常量/层表，不硬编码 B.Cu 数字 ID；访问过孔线宽等 API 时遵循当前签名，必要时显式传铜层。圆弧必须按圆弧处理，不能由只认识线段的自编检查器静默按弦长或端点切向代替。
+
+报告实际工具/后端、版本、对象哈希、参数、返回状态及检查范围；自动检查、解析模型、信号完整性仿真和实测的结论分别标识。

references/layout-review.md

@@ -28,7 +28,7 @@ FB 器件及拟定取样通道检查对本路和邻近电感、SW 区的避让
 
 按实际网络和属性区分电压点、地测点和无电气网络的 Mark，不按 TP 编号判断用途。电压点定位到对应电源输出节点（例如电感输出/输出滤波），测量地与适当测点配对，保持不同地网身份。
 
-依据项目指定测试面、点距及治具要求安排位置。背面输出到顶面测点需规划实际短支路/换层；核查探针接触、器件遮挡、探针本体和装配公差。Mark 另检查识别净空、板边距离、阻焊和钢网属性；DRC 通过不代表视觉识别或治具可用。中心距、铜边距和外形间距使用各自要求，不混用阈值；数量与 2 mm 等示例数值不能继承为通用标准。
+依据项目指定测试面、点距及治具要求安排位置。背面输出到顶面测点需规划实际短支路/换层；核查探针接触、器件遮挡、探针本体和装配公差。Mark 另检查识别净空、板边距离、阻焊和钢网属性；DRC 通过不代表视觉识别或治具可用。中心距、铜边距和外形间距使用各自要求，不混用阈值；具体数量及间距由当前项目和工艺要求确定。
 
 ## 在布局时检查能否布通
 

references/ly-sm-yt70.md

@@ -1,63 +0,0 @@
-# LY-SM-YT70 早期会话历史参考
-
-来源：任务“转换Cadence原理图为KiCad”，任务 ID `01a08030-7288-7da2-b8da-a34796293f3e`，会话记录截至 2026-09-09。本文件总结用户要求；历史助手报告作为复核线索，不视为对当前工程的实测证明。
-
-**适用范围：仅该早期任务。** 这里的桌面路径、尺寸、限高解释、已解决/未解决问题和暂停点都不是跨项目默认值，也不是后续“规划PCB硬件设计流程”任务的当前状态。仅在获准追溯原任务时使用；新任务的资料边界和最新约束优先。后续经验参见 [LYT70-AI 过程提炼](lyt70-ai-lessons.md)。
-
-## 基准和要求演变
-
-- 工作从 Cadence `.DSN` 转换、原理图/PCB 核对、板载封装入库、从原理图生成 PCB，推进到四层布局。历史转换记录为 11 页原图、356 个元件、210 个有连接网络；这些是核查基线，不是新项目固定数量。
-- 用户后续指定桌面 `EP_LY-SM-YT70_MB_V1.0_KICAD` 内的同名 PCB，说明主要器件已布局，应以最新文件为基准。原始目录及旧候选不能覆盖用户手动修改。读取当前文件、记录摘要和固定对象；保存前检查外部修改。
-- 早期板框记录 50 × 57 mm，后期报告 55 × 57 mm。实际尺寸读当前板框，不从旧计划恢复。
-- 板边间距早期为 2 mm，用户后来明确更新为 **≥1 mm**；螺丝孔间距仍为 **≥2 mm**。核查时说明距离以孔边及器件实体/装配外形为基准，不能用孔中心或器件中心代替边缘距离。
-- 用户补充镜头座下方 **限高 2 mm**，取代此前净高未知的状态。该区域不是整块禁布，也不是任意可放：需核对座内实体、孔柱、传感器区域及具体物料最大装配高度。
-- 固定对象沿用当前确认状态，特别是板框、安装孔、传感器和镜头座；后续已摆放主要器件应先记录再局部优化。冲突时指出具体对象与要求，不默认扩大可移动范围。
-
-## 四层方案
-
-| 层 | 用户用途 |
-| --- | --- |
-| TOP / F.Cu | 主控、电源芯片、电解电容、网络滤波器、TF 卡座等大器件 |
-| L2 / In1.Cu | GND 参考层，不布其他走线 |
-| L3 / In2.Cu | 普通信号及电源布线 |
-| L4 / B.Cu | 图像传感器及其他小阻容 |
-
-晶振与主控同层，关键旁路及电源回路仍需满足实际引脚和回流要求；遇到分面要求冲突，明确解释并解决。L2 保存并检查 GND 铜区、填充及禁止走线规则；隔离区、天线禁铜和贯穿孔避让按实际电气/结构要求处理，不能用全板铺地掩盖冲突。
-
-## 该会话截至 2026-09-09 的 20 条要求
-
-1. 图像传感器光学中心对准板框指定位置；产品上方与成像上下方向单独核实，不能用旋转角没变证明方向正确。
-2. 主控、传感器、TF/SIM 卡座尽量隔开以减轻热影响，同时满足接口通道。
-3. 功放及扬声器接口远离高速与麦克风电路。
-4. 时钟器件及外围靠近主控，并与其同层。
-5. 实际存在的 4G/Wi-Fi 天线部分靠板边，保留模块规定净空；无对应器件则标不适用。
-6. 电源、灯板、网口、马达、功放、IR-CUT 连接器靠板边，同时检查插拔空间。
-7. 各 DC-DC 单元靠近对应供电脚，输入电容、电感、反馈及回流保持成组。
-8. 器件距螺丝孔 ≥2 mm、距板边 ≥1 mm，报告最小值与对应对象。
-9. 禁放区无器件；分别处理双面、贯穿孔和限高区域。
-10. 优先按主控 MIPI、USB、DDR、射频、麦克风和喇叭出线方向安排单元，预留通道、减少交叉。
-11. 按确切物料规格书核对封装尺寸、焊盘、脚序、孔、外形和高度。
-12. MIPI 相关器件就近布置；电路中已有的接收匹配器件靠接收端，远离 DC-DC 电感与开关节点，预留差分通道。不据此擅自新增终端电阻。
-13. USB2.0 的 D+/D− ESD 靠连接器、通路短；现有电路缺少合适 ESD 时列为电路缺口。
-14. 模拟电路集中分区，数字走线不横穿。
-15. 每个单元靠对应连接器。
-16. 去耦电容靠对应芯片管脚及所属单元。
-17. 按现有同网络电容数量为主控供电脚就近分配大/小容量组合，每脚至少一个为用户目标；数量不足时列出具体网络及缺口，不虚构器件或把一颗远端电容计作多个脚的独立去耦。
-18. 同一单元相关器件成组放置。
-19. 高压/PoE 区与信号区隔开；隔离距离依据电压及适用设计条件。历史布局使用的局部 2 mm 避让不是通用安规证明。
-20. 布局后运行 DRC，处理重叠和间距问题，保存 PCB 并报告剩余缺口。
-
-## 可复用的核查重点
-
-- 单元表包含位号、原理图页、功能、关键网络、归属接口及依据。历史 U18 曾被错误归组，后按原理图归入 J15 音频输出；J9 麦克风独立分组。实际复用时重新核对，不能机械沿用脚本里的归属。
-- 去耦表包含电源脚、网络、电容位号/容量、面别、焊盘距离及计划回流路径；平均距离改善不代表最差引脚合格，异面还需过孔与环路核对。
-- 历史 Q2–Q5 曾有 B/C/E 与数字焊盘映射问题，后续报告已处理。J2 卡座封装、SW1 的 NC 引脚与焊盘差异在末次报告仍待核查；不要复述早期问题为当前事实，也不要因后续数量一致而跳过复核。
-- 17 份器件资料的历史位置为 `F:/徐/kicad示列/规格书`；镜头座资料为桌面 `GS2030-360.pdf`。资料路径只作定位线索，实际使用检查文件是否存在、型号和版本是否匹配。已提供全部资料不等于全部器件已核验。
-
-## 交付与验收表
-
-交付原生 PCB/工程与所需库、顶底面预览、位号坐标表、单元分组表、去耦对应表、原生检查报告及修改说明，按本次任务选择必要文件。
-
-逐项验收使用：`要求编号 | 对象/网络 | 判断依据或实测值 | 状态 | 剩余动作`。状态为符合、未符合、未验证或不适用。记录修改前后网络/数值/固定对象比较；DRC 分开报告短路、间距、封装、原理图一致性和未连接。
-
-末次会话交付仍为未布线布局工作版，尚未完成全部 20 条验收。此为历史状态；继续工作必须重检当前文件。技能的创建不代表继续修改 PCB 或宣布其可生产。

references/lyt70-ai-lessons.md

@@ -1,37 +0,0 @@
-# LYT70-AI 布局过程的可复用经验
-
-仅在需要解释方法来源或追溯取舍时读取，不作为项目当前状态清单。来源为任务“规划PCB硬件设计流程”（`01a08514-2398-7f80-8685-4fac7684e14a`）；2026-09-14 读取了项目 `docs/hardware/layout-r7-20260910.md` 至 `layout-r16-20260911.md`、`progress.md`，并读取可见的 R20 布线会话消息。部分任务轮次工具返回空条目，因此布局细节依据落盘记录，未声称重新验证 PCB。
-
-## 布局迭代带来的方法
-
-| 记录 | 实际暴露的取舍 | 已提炼的方法 |
-| --- | --- | --- |
-| R6–R7 功能区到引脚关系 | 同页音频分别服务不同插座；仅按功能框摆放仍可能端点远 | 先建单元/支路/接口归属，再按实际焊盘优化朝向；距离比较保持同一口径 |
-| R8 Flash 与入口保护 | 关键时钟和保护器件需对应具体引脚；PHY 侧不能越过变压器隔离网络 | 识别源端、接收端和保护位置，不用最近同网点代替电路拓扑 |
-| R9–R10 电源与同层滤波 | 共用供电网不代表同一稳压支路；同层可能比跨面投影更远 | 同时核对原理图支路和网络，分别标识 Cin/Cout/负载去耦/FB/使能 |
-| R11 LDO 与接地端 | 远离热源增加负载供电距离；信号端缩短可能加长 GND 回路 | 比较电容两端和热/供电代价；迁移整组稳压外围，负载去耦留在负载端 |
-| R12–R14 测试点与 Mark | TP 编号中混有 Mark；统一测试面后输出节点与测点需要重新协调 | 按属性和网络识别用途；核查输出节点、跨面支路、探针空间、Mark 净空和钢网 |
-| R15–R16 连接器 | 接口靠近驱动后插拔通道仍可能被挡；BOTTOM 镜像“右侧”对应顶视坐标左侧 | 用不对称基准识别视图；机械通道先行，接口与外围联合调整，记录邻组退化 |
-
-R16 报告同时列出同层灯板连接改善与下游供电距离增长；并明确二维投影不是铜长度。它是本次可读布局系列的最后一版记录，后续已有布线版本，不能把 R16 的“等待确认”沿用为永远暂停，也不能把用户所称最终布局解释为制造合格。
-
-## 后续布线对布局的反馈
-
-R20 会话报告曾发生：避让范围误用于电路自身、差分走线阻挡传感器电源脚、受限重排无改善、差分路径统计与整网铜长冲突。相应方法是：规则按网络/层/用途限定，布局阶段预检关键引脚出口，候选比较保留可恢复基准，验收时统一真实端点并交叉核算。
-
-R20 明确交付未完成工作版，不能把它作为流程已保证成功的案例。这里不保存易过期的未连接计数或精确长度，继续项目时从有效工程与对应报告读取。
-
-## 不可迁移的项目事实
-
-旧 Gerber 的参考用途、来源封装优先级、排除目录、特定器件角度/板面、镜头翼区留空、测试面及点距、层叠和差分指标都属于该任务。早期任务“2 mm 限高下可有条件布置”与本任务“翼区留空”不能混成同一默认规则。来源封装保留的制造问题也不能被泛化为允许的工艺豁免。
-
-## 自检场景
-
-维护本技能时用以下情形复核解释是否一致，事实由当前项目提供：
-
-- 旧“当前进度”与较晚交付冲突：先核实基准和报告关联，不能直接恢复旧工程或暂停点。
-- 用户在 BOTTOM 镜像图标出右侧接口：先确认坐标对应及装配通道，再整组调整和复核。
-- 跨面滤波投影接近零，但回流长：不能报告已短接或寄生最优；核对信号/GND 两端与实际换层。
-- TP 标号无网络且 Value 为 MARK：按定位标记审核，不分配成电压测试点。
-- 差分计数显示通过，而端到端复核超差：标记未通过/待核实并排查口径，不挑选较好结果。
-- 路由失败后全局放宽约束可接通：不自动采纳；定位规则误用或拥塞，保留符合硬约束的基准继续处理。

references/project-workflow.md

@@ -2,7 +2,7 @@
 
 ## 找到真正的当前版本
 
-先核对项目说明与用户最新要求，识别有效输入、允许的参考用途和排除目录。Gerber 可能仅获准参考板框/指定器件位置，不据此继承走线；规格书可能只获准作封装依据，不扩展为芯片功能替换。历史案例中的路径不构成当前项目授权。
+先核对项目说明与用户最新要求，识别有效输入、允许的参考用途和排除目录。Gerber 可能仅获准参考板框/指定器件位置，不据此继承走线；规格书可能只获准作封装依据，不扩展为芯片功能替换。
 
 恢复任务时，对照最新检查点、实际工程、关联报告与用户确认记录；发生冲突先说明证据，不能只选文件名含“当前”、版本号最高或修改时间最新的文件。旧工作板、候选、交付包各自保留身份，重布局后旧布线与 Gerber 不自动适用。
 
@@ -15,7 +15,9 @@
 | 授权阶段 | 当前允许的动作、已通过的确认点、尚有效的暂停要求 |
 | 检查点 | 修改范围、文件、验证报告、未解决项、下一步及相关进程状态 |
 
-对来源仅为历史助手报告的结论注明其性质。没有重跑检查时不描述为本次已验证。
+区分已有报告和本次实际验证结果。没有重跑检查时不描述为本次已验证。
+
+跨任务恢复时读取被引用任务后，再将其用户要求、阶段状态与本地最终文件/原始报告对齐。较早一轮中断或待回答不证明后续交付仍未完成；最新任务返回空 items 也不能据此编造确认内容。说明哪些授权原文可见、哪些只有旧报告记载。历史项目的局部例外不成为新项目授权，旧版未连接数不能覆盖有证据的新版本结果。
 
 ## 安全重跑和工具交换
 
@@ -27,10 +29,16 @@
 
 ## 阶段交付
 
+完整新建原理图按 [三阶段原理图开发](schematic-stages.md) 准备资料和成果，审核暂停点服从用户约定与已有授权。用户要求新增独立逻辑框图页时，原有页面顺延，同时更新目录、交叉引用、层级实例页码及实际导出顺序，不能只改标题文字。
+
+维护原理图生成脚本时，标明当前有效入口、输入基准及执行顺序；失效的旧脚本明确停用或标记。重建前核对人工修改，防止旧快照覆盖已审核的连线、中文注释和页面顺序。
+
 按本次请求选择必要产物：原生工程和本地库、整板顶底视图及关键局部、变化/端点对照、规则与验证报告、剩余问题。截图写清板面、观察方向和镜像状态；投影、虚线及功能框仅为审核标注，不写成铜连接。
 
 审核表使用 `要求/对象 | 依据或测量口径 | 结果 | 符合/未符合/未验证/不适用 | 剩余动作`。主动报告局部改善导致的供电距离增长、回流变长或装配空间收紧。保留来源封装的制造错误也不能因用户要求保持而记为通过。
 
+图像用于审核地铜时从最终实际填铜几何生成，正确处理孔洞及孔洞内独立铜岛，不只实心涂抹 zone 外轮廓。叠加邻层投影时标明颜色与铜类型，BOTTOM 顶视投影和底视镜像不得混用；丝印位置、镜像和文字内容以当前用户指定及实际输出为准。局部连通已修复后删除失效的未连接标记，文字/丝印仍违规则保留报告，不因图片看起来可读而算 DRC 通过。
+
 生成 ZIP 时检查必要工程/库齐全并验证 CRC；工程交付用文件清单和哈希将包、报告与具体 PCB 版本关联。布局审核、未完成布线检查包与生产包应从名称或说明中清楚区分。保存部分成果后，若仍有可执行的授权工作应继续；工具一次失败不等于整个任务必须停止。
 
 ## 制造定版

references/routing-validation.md

@@ -6,6 +6,8 @@
 
 路由前区分机械硬禁区、噪声敏感通道避让区、参考地保护区及其层/网络适用范围。噪声区对经过的敏感线有约束，不应无差别封死该电源、晶振或音频电路自身的必要连接；机械硬禁区不能这样豁免。多条网络被同一区域拒绝时先检查规则作用范围。
 
+按真实功能建立网络分类：供电、静态控制、PWM、时钟、总线、模拟参考与敏感信号。名称含 LED 不能直接认定为灯板大电流，GPIO 也可能承载 PWM；VREF 等未查明的网络不能自动获得普通 IO 的交叉豁免。记录用户/原理图/器件依据；最新项目参数覆盖模板时，只更新明确对象，不把同名电压的所有支路或其它项目一并改掉。
+
 ## 候选与失败处理
 
 优先解决关键引脚扇出、高速通道、电源主干及回流，再组织普通信号；顺序按实际拥塞调整。记录实际运行参数，不采用会暗中降低已指定线宽/间距的默认降级方式。前后比较 `.kicad_pro`/`.kicad_dru`，路由完成不等于规则未改。
@@ -14,13 +16,36 @@
 
 导入 SES 或恢复受保护走线后，复核固定器件精确位姿、全部焊盘网络及归一化几何、保护线端点/层/宽度/网络和过孔集合。坐标取整、GND 过孔失网、恢复过程多出过孔都要在最终原生文件上查明。候选保存并回读后再判断。
 
+## 密集扇出与局部规则例外
+
+先用实际焊盘净空检验通道：可用净空至少容纳线宽及两侧要求间距；圆角焊盘、斜向通道和过孔必须按真实几何再核查。缩小线宽未必足够腾出两侧间距，不能把“允许局部 0.1 mm 线宽”解释为同时允许 0.1 mm 间距。
+
+原规则无法满足时，先查替代通道及授权范围内的邻线调整；已有明确局部例外授权可直接执行，无需重复询问。需要新例外时，给出具体对象、位置、受限净空、拟用线宽/间距及影响，取得相应授权后再实施。例外授权不代替板厂能力验证，不擅改制造能力或整个网络类别。
+
+局部例外记录 `来源 | 对象组/UUID | 对应焊盘 | 层/区域 | 线宽 | 间距 | 长度/边界 | 其余区域规则`，分别限定线宽对象及间距参与双方。若 KiCad 工程绝对下限必须降低才能容纳该例外，应显式报告该变更，通过默认自定义规则维持其余区域原值，再用窄作用域覆盖局部。核查规则优先顺序、正反对象匹配、实际原生加载和全板结果，防止例外外溢；不默认固定的组名/位号/数值适合下一项目。
+
+独立检查器若只支持统一阈值，保留原始退出码和完整违规报告。逐条按对象、坐标、测量值核对例外，分别报告原始违规数、符合授权例外的数量及其它违规数，并由支持作用域规则的原生 DRC 和专项测量交叉确认。不能将筛掉例外后的零条写成“原始 DRC 零违规”；工具所称 overlap 也需辨别是规则包络重叠还是铜实际短接。案例见 [Sensor R6～R10](sensor-routing-lessons.md)。
+
 ## 路径长度与差分
 
 为每对线定义真实源/目标焊盘和途经串联器件；核查端到端路径及分段网络。分别报告组内偏差、需要的组间匹配、耦合段、端部散开、过孔/换层和参考层，不以中段成对或全网铜长总和代替。
 
 有分支、并行铜路径或过孔铜环搭接时，不能直接用最短图路径宣称实际高速信号路径达标。核查多余绕行/支路及工具对过孔、圆弧、焊盘内连接的计数约定，必要时消除非预期拓扑再测量。报告长度单位以及是否含过孔长度/器件内部延迟。
 
-当两种计算给出冲突结论，统一工程版本、端点和计算口径并交叉核查；未查清前撤回“等长通过”。连通、组内匹配、组间匹配、阻抗和参考地分别验收。空间不足时返回局部布局预留调长区，不降低标准掩盖问题。
+当两种计算给出冲突结论，统一工程版本、端点和计算口径并交叉核查；未查清前撤回“等长通过”。连通、组内匹配、组间匹配、阻抗和参考地分别验收。空间不足时检查通道冲突；允许布局调整时返回局部布局预留调长区，固定布局时保留不变量并给出具体受阻对象，不降低标准掩盖问题。
+
+## 同步蛇形、圆角与重新等长
+
+摄像机数值及 3W 口径读取 [共同规则](camera-common.md)，其它项目取其实际约束。按项目指定端预留调长区；摄像机 MIPI 默认尽量靠 Sensor 引脚端。
+
+调长位置受最新用户要求及实际参考地/干扰约束共同限制。源端回折若压住多条敏感出口，比较源端与连接器端候选；已获换端授权时按新要求实施并更新保护区，未获授权且存在明确固定端要求时提出具体方案。不能把一次允许连接器端补偿推广为所有 MIPI 的固定调长端。移走旧补偿后清理旧支路，复查全路径拓扑及组内/组间长度。
+
+1. 从已确认的最终基准局部修改，保留差分源/目标焊盘、原有过孔和受保护铜。共同补偿先由同一中心路径的等距偏移构造成对蛇形，保持同步回折和耦合间距；只在较短成员上加独立对内补偿。区分共同蛇形、独立修正、焊盘逃线与连接器展开。
+2. 蛇形圆角采用原生铜走线圆弧。共同转弯的两根线用同心且半径不同的圆弧保持间距，不能各自套同一半径。按内外侧铜宽、相邻回折、过孔/焊盘及直线余量选半径，不照搬一次案例尺寸。
+3. 检查每条直线两端修剪量总和不超过可用长度，避免反向、零长、重复、自交或短支路。检查圆弧与直线接点切向连续、配对圆心偏差、真实最小铜间距，以及相邻回折中心线距。角度检查器不能用圆弧端点连线代替切线。
+4. 按实际半径和扫角计算弧长并与原生值交叉核对。圆角会改变路径长度，重新测量对内及组间匹配，必要时微调较短线的独立补偿；每次微调重查间距、3W、包地及邻层约束，不能因仍在公差内就沿用“与改前等长完全相同”的结论。
+5. 用包含实际焊盘接触、线段/圆弧和换层连接的拓扑确认信号路径。简单无分支点对点网络应仅有两个端点且全路径连通；串联器件或多端网络按实际拓扑分段核查。存在旁路或铜环搭接时先查明路径，再计算长度，不用全网长度之和伪装调长通过。
+6. 原生保存/回读及最终填铜后验收。预览图注明板面、观察方向和是否隐藏覆铜；隐藏覆铜的图片只能审核路线。几何圆角不能单独证明寄生电容下降幅度、阻抗、串扰或 EMI 改善，定量结论需要适当模型/仿真或实测。
 
 ## 参考地与接地网络
 
@@ -30,10 +55,34 @@
 
 接地过孔先检查密集引脚出口与保护线路，适用时利用铜面连通并按项目规则布置；一次增加很多过孔不等于地网连通。重新覆铜后独立核对剩余接地开路。
 
+包地分别核查组外/组间实际 GND 铜、缝合孔与主参考地的连接、换层回流及必要的隔离空间；不能把“附近有孔”当作全程包地。对未连地分区记录位号.焊盘、实际铜区、连接主地的阻挡与下一动作，不用主地总面积或高覆盖率掩盖少数关键孤岛。
+
+把主通道、Sensor 扇出、蛇形内部、换层和连接器端分别检查，同时给出全路径结果。窗口内 100% 覆盖或凸包内无其它网不能代表全程通过；说明窗口坐标、比例分母、排除范围及检查的铜类型。组间地通道应核对最窄处是否仍有连续铜，而不只是两端有大块地。
+
+修复地孤岛时先判断焊盘、候选过孔和主地是否属于同一实际铜分量。孔可放置、两面均碰到 GND 铜，仍可能只是把两个孤岛连在一起。必要时联动调整邻线/换层点及电源铜边，换一个真正能接主地的位置；网络重分配或将原信号孔改为 GND 孔后重查原信号与地网。只有当前项目明确允许时才使用短 GND 补接线，不从某次特许推导出整板手动拉地许可。每次补地后复查被退让电源铜的细颈和其它受保护路径。
+
+为邻层检查建立当前适用的网络/层对矩阵；圆角、调长或改线后更新保护区并重查受影响投影。中心线交点数量不是独立物理交叉位置数；铜宽、圆弧与平行区还需几何核查。旧版直线检查结果不能直接作为新版圆弧检查结果。多层板按实际直接邻层和参考层分别审查；具体摄像机豁免见共同规则。
+
+投影检查按要求覆盖走线、圆弧、过孔铜环、焊盘及实际电源/地填铜，必要时检查两面各自的受保护路径。不能只避开差分中段，却让其它网络经过连接器 MIPI 焊盘投影。要求一对 I2C 线同行时按同一总线通道组织，保持同层间距和对敏感通道避让；SCL/SDA 不是差分对，不继承差分阻抗或等长目标，主干同行与端部扇出分别报告。
+
+## 过孔与并联电源连接
+
+核查所有过孔的实际外径、钻孔、跨层和网络，不只检查项目默认值。禁止焊盘过孔的项目检查铜环与真实焊盘多边形重叠，孔中心落在焊盘外仍可能违规；孔孔、孔铜、板边距离按实际工艺分别核查。固定元件任务保留焊盘尺寸和位置，不能缩焊盘来腾放孔空间。
+
+电源并联过孔按每个换层位置验收：逐孔在两侧接入目标电源的实际连通铜区/走线，且确实连接换层前后载流路径。局部实心铜可连接孔组，但填铜后复核网络归属，防止无锚定孔被错误归网；临时连接若被删除，须在最终文件上重新验证，不能留下悬空线头或以未连接孔凑数。核查有效并联路径、电流余量及细颈，孔数量不替代载流依据。
+
 ## 电源和 DRC
 
 按真实载流路径检查主干、分支、焊盘接入细颈、过孔与铜面。分别列出目标宽度、实测最小宽度、低于目标的区段长度及位置；短收窄段结合电流、铜厚、温升/压降和制造规则判断，不能全网普遍收窄或以平均宽度代替。自动加宽/亚微米几何修正后重检间距及差分参数，不只统计修改段数。
 
+密集焊盘处按实际焊盘与邻脚间距引出，再平滑扩宽主干或增加同网铜面；不能直接将整条网宽替换为大值而挤破焊盘间距。载流验收使用焊盘、走线与实际填充电源铜的连通并集，识别热焊盘连接、铜面退让和跨层孔处细颈；绘制了大铺铜边界不代表实际铜通道足够宽。不要将所有低于目标的窄段都归类为可接受焊盘接入。
+
+法向采样铜宽时报告步长、有效范围、分支长度是否重复计入、焊盘接入的分类方式及潜在漏检；采样最小值不等于连续最小截面，更不等于电流密度、压降或温升验证。移开高速交叉、增加地孔或退让电源铜后，按同一口径重算受影响细颈并报告变好/变差，不能只复查本轮新增 GND 是否连通。
+
 完成后对同一保存版本运行适用的独立连通/几何检查、原生 KiCad DRC 和原理图一致性核对。检查报告内容、类别和上限；返回码为零、没有新增短路、未连接项下降都不代表全部通过。将未连接条目、未连网络、实际铜连接和源 NC 区分，连通仍需结合覆铜结果。
 
+原文或工具流程在填铜前做 DRC 时只算预检；最后必须填铜、保存、原生回读并复查连接/DRC。按 [两工具协作](kicad-toolchain.md) 组织检查，可能写回同一工程的操作串行执行。缺原理图时将一致性检查标为未验证，不据 PCB 自身连通推断原理图一致。
+
+开路说明使用 `网络 | 位号.焊盘 | 主铜/孤岛关系 | 真实原因与证据 | 修复动作 | 状态`。先核实用户所称“两个网络”等计数是否仍适用；未路由、被围困的孤岛、源明确 NC 与缺失数据分别说明，不把布线失败解释为有意留空。报告所有剩余地连接及电源/信号问题，不能以非 GND 全通称整板连通。
+
 输出通过项、失败项及尚未验证的内容并关联报告；制造交付规则见 [工程基准与交付](project-workflow.md)。

references/schematic-stages.md

@@ -0,0 +1,69 @@
+# 三阶段原理图开发与资料准备
+
+适用于从需求开始的新建电路和完整模组原理图。已有工程的小修订只读取与变更相关的资料，不要求用户重新提交整套材料。三个阶段是组织工作的方法，是否暂停由用户约定和已有授权决定；用户明确要求逐阶段审核时，应在相应阶段交付后等待。
+
+### 第一阶段：需求、接口与逻辑框图
+
+输入资料：
+
+- 功能要求、明确不需要的功能、兼容范围及验收目标。
+- 核心芯片的具体型号、数据手册和可用的应用指南；未定型号应提供选型约束。
+- 对接主板的有效版本，优先提供原生原理图、对应 PDF 与网表，并明确冲突时的权威资料。没有完整解析原生文件时，应说明实际使用的资料与验证范围。
+- 接口表：连接器位号、针数、间距、观察方向、引脚编号、功能、相对于模组的方向、电平、有效极性、上电默认状态、已有上拉/下拉、电源方向和电流预算。
+- 电源来源、电压范围、上电先后、已知间隔和掉电条件；外接负载的电气参数。
+- 尺寸、机械安装、环境温度、成本、器件限制，以及用户已确定的 PCB 层数等约束。
+
+交付：逻辑框图、电源树、接口对应表、已确认/假设/待验证清单。
+
+审核重点：功能完整性、方向和电平、供电关系、兼容范围。接口名称与实际用途不一致时，按用户确认落实功能并注明原始名称；不得仅凭 LED/WLED 等名称推断是否共用控制。
+
+### 第二阶段：原理图符号与 PCB 封装库
+
+输入资料：
+
+- 完整订货型号和后缀、引脚表、封装尺寸图及视图方向；优先使用厂商推荐焊盘。
+- 连接器接触面、针数、间距、安装方式、机械固定脚和配套线缆/插头定义。
+- 安装孔、镜头座、定位柱、禁布区等机械图；需要准确三维检查时提供对应 STEP。
+- 希望复用的现有库、命名规范和装配工艺约束。
+
+交付：项目符号库和封装库、库表、引脚—焊盘对应表、可视预览及未确认项。用户明确要求全局注册时，再更新相应全局库表并保留备份。
+
+审核重点：分别检查符号电气引脚、封装几何和采购型号。不能把同系列、同间距视为相同封装，也不能按电容容量或设计习惯猜测封装。缺乏推荐焊盘时，将工程焊盘假设与制造工艺待核实项写清楚。
+
+### 第三阶段：详细原理图与设计审查
+
+输入资料：
+
+- 前阶段已确认的功能、接口及元件库；用户对前阶段的最新修订。
+- 厂家应用电路、应用指南及对应版本。
+- 电源容差、可供电流、上升/下降时间、两路间隔、复位/时钟/GPIO 默认状态、掉电容忍等实际条件。
+- 负载最大电流及输入阈值；线圈等执行器的阻值容差、工作电压、脉宽、温度条件和线束定义。
+- 总线地址、其他共享设备、上拉位置、时钟来源、同步主从、接口速率或 lane 数等适用配置。
+- 默认装配、DNP、互斥选配和兼容要求，以及图框、语言和出图习惯。
+
+交付：原生可编辑工程与依赖库、BOM、审核图、ERC、适用的引脚/网表核对结果，以及需资料或样机关闭的问题清单。
+
+审核重点：电气实现和参数、启动/掉电状态、器件额定值与裕量、装配策略、可读性。ERC、仿真和实测各自说明验证边界。
+
+### 资料缺失时如何推进
+
+优先从用户已提供的文件和现有工程查找，不把可自行核实的问题交回用户。只追问影响当前决策的关键缺失项；资料不足但可独立完成的部分继续推进。未知电气条件不得默认为已经确认。
+
+### 可复用的资料提交模板
+
+项目名称与版本：
+本次阶段和审核节点：
+功能与核心器件：
+主板版本及权威资料：
+接口表与线缆定义：
+电源来源、容差、上下电条件：
+外接负载及控制电平：
+尺寸、安装及环境条件：
+兼容范围、指定/禁用物料和成本：
+默认装配与 DNP 策略：
+语言、图框及出图要求：
+已确认与尚未确认事项：
+
+参考：[电路设计](circuit-design.md)、[连接与库核对](eda-pcb.md)、[工程基准与交付](project-workflow.md)。
+
+跨项目复用查证、计算和验证方法；具体型号、电压、脚序、地址、RC 值、脉宽及历史检查数量须由当前项目确定。

references/sensor-2layer.md

@@ -0,0 +1,38 @@
+# Sensor 双层 PCB 模板
+
+先执行 [摄像机共同规则](camera-common.md)，再应用本文件差异。用于摄像机 Sensor 双层设计；其它双层硬件仅参考适用的方法，不直接继承电流、接口或光学需求。
+
+## 依据
+
+来源：`F:\徐\kicad示列\SENSOR板走线验证\EP_P21542_4G_SENSOR_V1.0\SENSOR板PCB设计要求.txt`。
+2026-09-14 读取的 SHA256：`B4CC8F0C97CB1474387C72D2EB2EEBB55DDAA7B1F68D84627DB8BC3C8C071633`。
+本文件与共同规则已提取基础要求，可脱离原路径使用；来源文件后续变化时比较具体条款，不覆盖用户已确认的新要求。
+
+## 叠层与布局
+
+- 两铜层；实际板厚、铜厚、介质和阻抗以当前工程/板厂资料核实，不能沿用案例的板厚。
+- 来源任务要求“布局不变”。已有布局的 Sensor 布线任务默认保护全部器件和焊盘位姿、板面、几何及网络；模板不授权移动器件、板框或安装孔。若当前任务明确另含布局，按其授权执行。
+- 在固定布局内先解决 BGA/细间距引脚扇出、高速调长通道、电源及回流。禁止焊盘过孔时，先引出阵列再放孔；通道不足要定位实际冲突，不偷减过孔或线距。
+
+## 双层重点
+
+- MIPI **分组包地并用 GND 过孔隔离组间**。不能自动套用四层模板“空间有限整组包地”的例外；做不到时列明受阻组及位置。
+- 两面兼作信号层与参考地时，为 MIPI、MCLK 优先保留另一面的连续地铜；同步检查实际地连通、跨层交叉和平行。填铜图形、地孔数量或连通率不能证明完整参考面。
+- MIPI 默认尽量靠近 Sensor 端调长，当前项目明确换端要求优先；成对同步回折、短线独立补偿与圆角按共同规则执行。端部散开、换层及中间通道补偿据实展示，不将“尽量靠近”写成已全部贴近引脚。
+
+## 电源目标
+
+| 电源 | 来源目标电流 |
+| --- | ---: |
+| 5V | 1.5 A |
+| 1.2V | 1 mA |
+| 1.8V | 500 mA |
+| 2.8V | 500 mA |
+
+1.2V/1mA 为来源原值，不能擅改为 1A。若实际器件/原理图负载与此不符，核实差异再确定载流目标。其余灯板、IR_CUT、射频、RJ45/PoE、时钟、总线及电源过孔要求见共同规则。
+
+EP_P21542 后续项目要求覆盖了部分电流/线宽，见 [R6～R10 项目示例](sensor-routing-lessons.md)。这些值只对该项目生效，不改写本表或其它 Sensor 项目的负载要求；SENSOR_1V2 的 1 mm 主干属于当轮实施选择，不能与用户指定的 1 A 混为同一要求。
+
+## 审核输出
+
+交付同一版本的可编辑工程、顶/底层及 MIPI/时钟/电源局部图、布局不变量对照、长度/间距、过孔与实际铜连通、地分区、邻层规则和原生/独立 DRC 报告。无原理图时标注未进行原理图一致性验证，不能把 PCB 数据库或 PADS PCB `.asc` 当作原理图依据。Gerber 按当前阶段授权及实际验收结果输出，不能仅凭来源文档末尾列有 Gerber 就进入生产定版。

references/sensor-routing-lessons.md

@@ -0,0 +1,44 @@
+# Sensor R6～R10：经验依据与项目边界
+
+用于对照局部工艺例外、电源铜面、接地修复及检查口径，不替代 [共同规则](camera-common.md) 或 [布线与电气验收](routing-validation.md)。2026-09-15 用户确认：合入上一轮技能基线；以下新参数保留为项目示例；局部 0.1 mm 与短 GND 连线只提炼授权例外方法。本次更新目标为用户指定的技能副本，不代表已同步到全局安装目录。
+
+## 来源与证据状态
+
+任务：完成 SENSOR板走线设计 (2)，ID `01a09f40-241d-72c0-8c33-23b32722f823`。项目根目录 `F:\徐\kicad示列\SENSOR板走线验证`。本次已读取引用任务，并核对如下本地报告；这是一轮经验提炼，未重新布线或重跑 PCB 检查。
+
+| 阶段 | 本地资料（相对项目根目录） | 可支持的经验 |
+| --- | --- | --- |
+| R6 | `优化结果_R6_参考地与电源_待审核_未通过整板验收/R6审核说明.md` | GPIO 分类、电源最新目标、实际铜宽采样、局部与全路径地覆盖的区别 |
+| R7 | `优化结果_R7_交叉与隔离地优化_待审核/R7审核说明.md` | MIPI 焊盘投影、组间连续地通道；消除交叉可能加重电源细颈 |
+| R8 | `优化结果_R8_包地与连接座等长_待审核_未完成验收/R8审核说明.md` | PWM 与 MCLK 禁交叉，获准将源端 CKN 补偿移至连接器端 |
+| R9 | `优化结果_R9_I2C并行与MIPI包地_待审核_未完成整板验收/R9审核说明.md` | I2C 主干同行与端部扇出分别处理，移开换层点恢复地铜 |
+| R10 | `优化结果_R10_两处GND补接_待审核/R10审核说明.md`、`最终_连接检查.txt`、`最终_KiCad_DRC.json`、`R10专项验证.json`、`KRT局部例外核对.json` | 局部规则作用域、有效接地主地的过孔、保留统一阈值检查原始违规 |
+
+R10 原始连通报告为 33 个有走线网络全通；原生 DRC 为 0 个未连接、416 条既有违规。地网一个连通分量含 66 个地焊盘。它证明两处接地修复的结果，**不证明整板制造、高速参考地、MCLK 包地/平行或电源载流验收通过**。这些数量只属于该版本，不复制为下一项目的预期结果。
+
+任务读取返回的最新两轮条目为空，较早一轮仍显示局部间距询问；R10 审核说明记录后来收到“继续完成”。应区别“报告记载的授权”与此次接口能直接核实的原文，不能因旧中断否定后续原始检查结果，也不能将历史回答当作新项目放宽许可。
+
+## 项目参数示例，不改写模板默认值
+
+| 对象 | 该项目后续要求或已标识的实施选择 |
+| --- | --- |
+| 5V | 用户目标 1 A，走线 1 mm，焊盘处按可用宽度引出后铺铜加宽 |
+| SENSOR_1V2 | 用户目标 1 A，允许焊盘处引出后铺铜加宽；1 mm 主干是 R6 实施选择，并非用户给出的固定线宽 |
+| 1V8 | 用户目标 0.3 A、线宽 0.3 mm |
+| SENSOR_2V8 | 用户目标 0.5 A、线宽 0.5 mm |
+| IR_LED1、LED_G1 | 用户确认属于控制 GPIO，0.127 mm 线宽；后续明确 IR_LED1 为 PWM，不能与 MCLK 交叉；不可凭网名当作 LED 供电 |
+| CKN 补偿端 | R8 获准将传感器端独立补偿移至连接器端，不推广为所有 MIPI 必须连接器端调长 |
+| I2C | R9 SCL/SDA 主干同行，中心距 0.300 mm 是本次几何选择；焊盘及上拉端有独立扇出，不是全程差分对 |
+| 局部接地 | R10 U1.B2 接 A1、C6.2 短线接新增 GND 过孔是指定局部方案；不推广到其它位号或整板手工拉地 |
+
+灯板载流目标不应应用到同名控制信号。S_5V 与 5V 在滤波器两侧仍保持各自网络身份，不为加宽而合并。新增地通道若挤窄 SENSOR_1V2 铜面，报告受影响宽度和长度，不因地网全通就声明 1 A 已满足。
+
+## R10 局部例外示例
+
+B1/C1 焊盘间净空约 0.330 mm；穿过 0.100 mm 线后，两侧最多各约 0.115 mm，不能满足原 0.127 mm 间距。线宽改成 0.100 mm 不能自动解决间距要求，须分别确定例外。
+
+R10 仅将 C2 两段约 1.443 mm 的逃线归入对象组，局部线宽 0.100 mm；间距例外限于该组与 U1.B1/C1 焊盘。实测铜间距约 0.114984/0.114987 mm。工程绝对下限降到 0.100 mm 以容纳例外，同时以默认自定义规则维持其它区域 0.127 mm；不能照抄组名或把整个 C2 网络放宽。
+
+KRT 按统一 0.127 mm 检查时原始退出码为 1、违规 4 条（两段线宽、两处间距）；专项核对认定这四条对应局部例外，其它违规为 0，原生 DRC 接受作用域规则。正确表述应同时给出这三类结果，不能删改原报告，或写成“KRT 原始检查 0 违规”。
+
+首个可放置接地孔仍位于孤岛而被弃用；最终位置接入主地。通用方法是核对实际填铜连通分量及回流路径，而不是复用该孔坐标。0.6 mm 平行筛查范围、0.05 mm 铜宽采样步长及包地采样带宽也只是案例测量设置，不是通用电气安全标准。