89 lines
13 KiB
Markdown
89 lines
13 KiB
Markdown
# 布线与电气验收
|
||
|
||
## 输入和约束
|
||
|
||
从已获授权的有效布局开始，核对配套工程规则、实际焊盘、制造能力、层/过孔约束与网络类别。层叠、阻抗和长度目标取自本项目依据；没有板厂叠层数据时不能用固定线宽宣称阻抗达标。
|
||
|
||
路由前区分机械硬禁区、噪声敏感通道避让区、参考地保护区及其层/网络适用范围。噪声区对经过的敏感线有约束，不应无差别封死该电源、晶振或音频电路自身的必要连接；机械硬禁区不能这样豁免。多条网络被同一区域拒绝时先检查规则作用范围。
|
||
|
||
按真实功能建立网络分类：供电、静态控制、PWM、时钟、总线、模拟参考与敏感信号。名称含 LED 不能直接认定为灯板大电流，GPIO 也可能承载 PWM；VREF 等未查明的网络不能自动获得普通 IO 的交叉豁免。记录用户/原理图/器件依据；最新项目参数覆盖模板时，只更新明确对象，不把同名电压的所有支路或其它项目一并改掉。
|
||
|
||
## 候选与失败处理
|
||
|
||
优先解决关键引脚扇出、高速通道、电源主干及回流，再组织普通信号；顺序按实际拥塞调整。记录实际运行参数，不采用会暗中降低已指定线宽/间距的默认降级方式。前后比较 `.kicad_pro`/`.kicad_dru`，路由完成不等于规则未改。
|
||
|
||
为每次候选记录输入基准、目标网络、保护对象、开路和新增违规、关键路径结果。重复无改善、几何振荡或新增回归时停止该策略，保留较好候选，定位具体焊盘/阻挡再改变方法；不把无限重试当推进，也不因一次路由失败立即放弃其它可执行工作。
|
||
|
||
导入 SES 或恢复受保护走线后，复核固定器件精确位姿、全部焊盘网络及归一化几何、保护线端点/层/宽度/网络和过孔集合。坐标取整、GND 过孔失网、恢复过程多出过孔都要在最终原生文件上查明。候选保存并回读后再判断。
|
||
|
||
## 密集扇出与局部规则例外
|
||
|
||
先用实际焊盘净空检验通道：可用净空至少容纳线宽及两侧要求间距；圆角焊盘、斜向通道和过孔必须按真实几何再核查。缩小线宽未必足够腾出两侧间距，不能把“允许局部 0.1 mm 线宽”解释为同时允许 0.1 mm 间距。
|
||
|
||
原规则无法满足时，先查替代通道及授权范围内的邻线调整；已有明确局部例外授权可直接执行，无需重复询问。需要新例外时，给出具体对象、位置、受限净空、拟用线宽/间距及影响，取得相应授权后再实施。例外授权不代替板厂能力验证，不擅改制造能力或整个网络类别。
|
||
|
||
局部例外记录 `来源 | 对象组/UUID | 对应焊盘 | 层/区域 | 线宽 | 间距 | 长度/边界 | 其余区域规则`，分别限定线宽对象及间距参与双方。若 KiCad 工程绝对下限必须降低才能容纳该例外，应显式报告该变更，通过默认自定义规则维持其余区域原值，再用窄作用域覆盖局部。核查规则优先顺序、正反对象匹配、实际原生加载和全板结果，防止例外外溢；不默认固定的组名/位号/数值适合下一项目。
|
||
|
||
独立检查器若只支持统一阈值，保留原始退出码和完整违规报告。逐条按对象、坐标、测量值核对例外，分别报告原始违规数、符合授权例外的数量及其它违规数，并由支持作用域规则的原生 DRC 和专项测量交叉确认。不能将筛掉例外后的零条写成“原始 DRC 零违规”；工具所称 overlap 也需辨别是规则包络重叠还是铜实际短接。案例见 [Sensor R6～R10](sensor-routing-lessons.md)。
|
||
|
||
## 路径长度与差分
|
||
|
||
为每对线定义真实源/目标焊盘和途经串联器件；核查端到端路径及分段网络。分别报告组内偏差、需要的组间匹配、耦合段、端部散开、过孔/换层和参考层，不以中段成对或全网铜长总和代替。
|
||
|
||
有分支、并行铜路径或过孔铜环搭接时，不能直接用最短图路径宣称实际高速信号路径达标。核查多余绕行/支路及工具对过孔、圆弧、焊盘内连接的计数约定，必要时消除非预期拓扑再测量。报告长度单位以及是否含过孔长度/器件内部延迟。
|
||
|
||
当两种计算给出冲突结论，统一工程版本、端点和计算口径并交叉核查；未查清前撤回“等长通过”。连通、组内匹配、组间匹配、阻抗和参考地分别验收。空间不足时检查通道冲突；允许布局调整时返回局部布局预留调长区，固定布局时保留不变量并给出具体受阻对象，不降低标准掩盖问题。
|
||
|
||
## 同步蛇形、圆角与重新等长
|
||
|
||
摄像机数值及 3W 口径读取 [共同规则](camera-common.md)，其它项目取其实际约束。按项目指定端预留调长区；摄像机 MIPI 默认尽量靠 Sensor 引脚端。
|
||
|
||
调长位置受最新用户要求及实际参考地/干扰约束共同限制。源端回折若压住多条敏感出口，比较源端与连接器端候选；已获换端授权时按新要求实施并更新保护区，未获授权且存在明确固定端要求时提出具体方案。不能把一次允许连接器端补偿推广为所有 MIPI 的固定调长端。移走旧补偿后清理旧支路，复查全路径拓扑及组内/组间长度。
|
||
|
||
1. 从已确认的最终基准局部修改，保留差分源/目标焊盘、原有过孔和受保护铜。共同补偿先由同一中心路径的等距偏移构造成对蛇形，保持同步回折和耦合间距；只在较短成员上加独立对内补偿。区分共同蛇形、独立修正、焊盘逃线与连接器展开。
|
||
2. 蛇形圆角采用原生铜走线圆弧。共同转弯的两根线用同心且半径不同的圆弧保持间距，不能各自套同一半径。按内外侧铜宽、相邻回折、过孔/焊盘及直线余量选半径，不照搬一次案例尺寸。
|
||
3. 检查每条直线两端修剪量总和不超过可用长度，避免反向、零长、重复、自交或短支路。检查圆弧与直线接点切向连续、配对圆心偏差、真实最小铜间距，以及相邻回折中心线距。角度检查器不能用圆弧端点连线代替切线。
|
||
4. 按实际半径和扫角计算弧长并与原生值交叉核对。圆角会改变路径长度，重新测量对内及组间匹配，必要时微调较短线的独立补偿；每次微调重查间距、3W、包地及邻层约束，不能因仍在公差内就沿用“与改前等长完全相同”的结论。
|
||
5. 用包含实际焊盘接触、线段/圆弧和换层连接的拓扑确认信号路径。简单无分支点对点网络应仅有两个端点且全路径连通；串联器件或多端网络按实际拓扑分段核查。存在旁路或铜环搭接时先查明路径，再计算长度，不用全网长度之和伪装调长通过。
|
||
6. 原生保存/回读及最终填铜后验收。预览图注明板面、观察方向和是否隐藏覆铜；隐藏覆铜的图片只能审核路线。几何圆角不能单独证明寄生电容下降幅度、阻抗、串扰或 EMI 改善，定量结论需要适当模型/仿真或实测。
|
||
|
||
## 参考地与接地网络
|
||
|
||
基于最终覆铜结果检查关键线实际铜箔投影及所需回流空间下的相邻层 GND 覆盖、断缝/孤岛/窄颈、与主参考地的连接以及换层回流过孔。保护区随移动/调长更新，避免后续路由侵入。不同的 GND、信号地、机壳地或“0”网络按原理图分别处理，不能为连通率擅自合并。
|
||
|
||
报告中区分自身信号过孔正常避空和真正参考地缺口，列明排除范围；不能扩大忽略区掩盖不连续。覆盖率或连到主地只能证明对应几何/拓扑检查，不单独证明阻抗、回流阻抗或 EMI 合格。
|
||
|
||
接地过孔先检查密集引脚出口与保护线路，适用时利用铜面连通并按项目规则布置；一次增加很多过孔不等于地网连通。重新覆铜后独立核对剩余接地开路。
|
||
|
||
包地分别核查组外/组间实际 GND 铜、缝合孔与主参考地的连接、换层回流及必要的隔离空间；不能把“附近有孔”当作全程包地。对未连地分区记录位号.焊盘、实际铜区、连接主地的阻挡与下一动作，不用主地总面积或高覆盖率掩盖少数关键孤岛。
|
||
|
||
把主通道、Sensor 扇出、蛇形内部、换层和连接器端分别检查，同时给出全路径结果。窗口内 100% 覆盖或凸包内无其它网不能代表全程通过；说明窗口坐标、比例分母、排除范围及检查的铜类型。组间地通道应核对最窄处是否仍有连续铜，而不只是两端有大块地。
|
||
|
||
修复地孤岛时先判断焊盘、候选过孔和主地是否属于同一实际铜分量。孔可放置、两面均碰到 GND 铜，仍可能只是把两个孤岛连在一起。必要时联动调整邻线/换层点及电源铜边，换一个真正能接主地的位置；网络重分配或将原信号孔改为 GND 孔后重查原信号与地网。只有当前项目明确允许时才使用短 GND 补接线，不从某次特许推导出整板手动拉地许可。每次补地后复查被退让电源铜的细颈和其它受保护路径。
|
||
|
||
为邻层检查建立当前适用的网络/层对矩阵；圆角、调长或改线后更新保护区并重查受影响投影。中心线交点数量不是独立物理交叉位置数；铜宽、圆弧与平行区还需几何核查。旧版直线检查结果不能直接作为新版圆弧检查结果。多层板按实际直接邻层和参考层分别审查；具体摄像机豁免见共同规则。
|
||
|
||
投影检查按要求覆盖走线、圆弧、过孔铜环、焊盘及实际电源/地填铜，必要时检查两面各自的受保护路径。不能只避开差分中段，却让其它网络经过连接器 MIPI 焊盘投影。要求一对 I2C 线同行时按同一总线通道组织，保持同层间距和对敏感通道避让；SCL/SDA 不是差分对，不继承差分阻抗或等长目标，主干同行与端部扇出分别报告。
|
||
|
||
## 过孔与并联电源连接
|
||
|
||
核查所有过孔的实际外径、钻孔、跨层和网络，不只检查项目默认值。禁止焊盘过孔的项目检查铜环与真实焊盘多边形重叠，孔中心落在焊盘外仍可能违规；孔孔、孔铜、板边距离按实际工艺分别核查。固定元件任务保留焊盘尺寸和位置，不能缩焊盘来腾放孔空间。
|
||
|
||
电源并联过孔按每个换层位置验收：逐孔在两侧接入目标电源的实际连通铜区/走线，且确实连接换层前后载流路径。局部实心铜可连接孔组，但填铜后复核网络归属，防止无锚定孔被错误归网；临时连接若被删除，须在最终文件上重新验证，不能留下悬空线头或以未连接孔凑数。核查有效并联路径、电流余量及细颈，孔数量不替代载流依据。
|
||
|
||
## 电源和 DRC
|
||
|
||
按真实载流路径检查主干、分支、焊盘接入细颈、过孔与铜面。分别列出目标宽度、实测最小宽度、低于目标的区段长度及位置；短收窄段结合电流、铜厚、温升/压降和制造规则判断，不能全网普遍收窄或以平均宽度代替。自动加宽/亚微米几何修正后重检间距及差分参数，不只统计修改段数。
|
||
|
||
密集焊盘处按实际焊盘与邻脚间距引出，再平滑扩宽主干或增加同网铜面；不能直接将整条网宽替换为大值而挤破焊盘间距。载流验收使用焊盘、走线与实际填充电源铜的连通并集，识别热焊盘连接、铜面退让和跨层孔处细颈；绘制了大铺铜边界不代表实际铜通道足够宽。不要将所有低于目标的窄段都归类为可接受焊盘接入。
|
||
|
||
法向采样铜宽时报告步长、有效范围、分支长度是否重复计入、焊盘接入的分类方式及潜在漏检；采样最小值不等于连续最小截面，更不等于电流密度、压降或温升验证。移开高速交叉、增加地孔或退让电源铜后，按同一口径重算受影响细颈并报告变好/变差，不能只复查本轮新增 GND 是否连通。
|
||
|
||
完成后对同一保存版本运行适用的独立连通/几何检查、原生 KiCad DRC 和原理图一致性核对。检查报告内容、类别和上限；返回码为零、没有新增短路、未连接项下降都不代表全部通过。将未连接条目、未连网络、实际铜连接和源 NC 区分，连通仍需结合覆铜结果。
|
||
|
||
原文或工具流程在填铜前做 DRC 时只算预检；最后必须填铜、保存、原生回读并复查连接/DRC。按 [两工具协作](kicad-toolchain.md) 组织检查，可能写回同一工程的操作串行执行。缺原理图时将一致性检查标为未验证，不据 PCB 自身连通推断原理图一致。
|
||
|
||
开路说明使用 `网络 | 位号.焊盘 | 主铜/孤岛关系 | 真实原因与证据 | 修复动作 | 状态`。先核实用户所称“两个网络”等计数是否仍适用；未路由、被围困的孤岛、源明确 NC 与缺失数据分别说明，不把布线失败解释为有意留空。报告所有剩余地连接及电源/信号问题，不能以非 GND 全通称整板连通。
|
||
|
||
输出通过项、失败项及尚未验证的内容并关联报告；制造交付规则见 [工程基准与交付](project-workflow.md)。
|